低压差分信号

摘要： 随着CMOS图像传感器(CIS)在空间分辨率和时间分辨率的不断提升,CIS的数据量在不断增加;同时,现代社会对低功耗CIS的需求也越来越多.设计了应用于CIS的高速低功耗低压差分信号(LVDS)驱动电路.采用输出摆率控制的电流开关驱动器,该结构不需要在电流开关驱动器的输出端外接匹配电阻实现阻抗匹配,从而减小了电路的功耗;同时利用电流开关驱动器的电流源来实现预加重功能,没有额外的电流源和控制电流源的辅助电路,因此减小了 LVDS驱动电路的整体功耗.论文采用0.13 μm CMOS工艺绘制LVDS驱动电路的版图,面积为0.025 mm2.在不同工艺角、电源电压和温度下后仿结果为:LVDS驱动电路在速率为2 Gbit/s时的最高功耗为23.43 mW,此时在100 Ω的终端电阻上的摆幅为439 mV,输出共模电平为1.26 V,抖动为15.0 ps.

摘要： 针对低压差分信号驱动电路对共模电压和参考电流的需求,提出了一种新型带隙基准源结构,可在一个基准模块内同时提供带隙基准电压和基准电流.对传统带隙基准进行了改进,优化了基准电压和基准电流的温度特性.仿真结果显示,所设计的基准源电路具有较好的温度特性,在温度范围为-40°C~125°C时,基准电压的温漂系数为17.4 ppm/°C,电流基准的温漂系数为63.3 ppm/°C.作为参考电压与电流基准,可有效保证LVDS信号的稳定性.

摘要： 为对FPGA在低空环境下受高能粒子辐射而产生的单粒子翻转(SEU)进行失效统计,设计一种便携式实时FPGA的SEU效应测试系统.该系统采用FPGA作为主控模块,以树莓派作为上位机,通过长距离低压差分信号线远程连接到被测FPGA进行测试.上位机接收测试结果存储至SD卡,并实时显示到车载显示器,以供测试人员即时了解测试情况.经过在青藏高原实地测试,获得大量的现场数据.对测试结果进行分析,得到的大气中子剂量与FPGA的SEU事件概率之间的数值关系与预期一致.测试结果表明该便携式实时测试系统科学有效,可为低空飞行器的FPGA选型提供一定参考.

摘要： 为分析导弹发射过程中采集的图像参数,需要将数据存储以便于读取回收.本文采用FPGA作为核心逻辑控制器,针对双路弹上高速LVDS图像数据采集及数据回读进行了硬件设计,并且对其时序控制逻辑进行了设计与优化.通过验证,此通道的设计保证了双路高速LVDS图像数据接收和数据回读的正确性,完成了数据记录和数据回收的功能.%In order to analyze the image parameters of the missile in the launching process,data need to be stored so that they can be read back.In this paper,FPGA is designed as the core logic controller,and the hardware of the dual channel high-speed LVDS image data acquisition and data read back on the missile,also the timing control logic are designed and optimized.Through verification,the design of this channel guarantees the correctness of the double channel high-speed LVDS image data reception and data read back,and achieves the functions of data recording and data recovery.

摘要： 提出了一种基于高速总线PXI总线处理信号的方法,该方法是利用IDDR(Input double data rate)和ODDR(Output Double Data Rate)实现数据的收发控制.此方法可以选择8位通道和16位通道数据收发,而每个通道独立工作在最高622 Mbps速率下互不干扰.研究表明,该方法解决了LVDS接口标准的密码芯片与PXI测评系统高速通信的问题.

摘要： 由于LVDS在车载电子产品中的应用越来越广泛,其高速低压特性在带来便利的同时也给车载电子设计带来了很多EMC方面的新问题.本文结合实际项目中的设计方案和问题解析,提出一些车载产品中LVDS信号传输需要关注的EMC设计重点.

摘要： 提出了一种基于高速总线PXI总线处理信号的方法,该方法是利用IDDR(Inputdoubledatarate)和ODDR(OutputDoubleDataRate)实现数据的收发控制。此方法可以选择8位通道和16位通道数据收发,而每个通道独立工作在最高622Mbps速率下互不干扰。研究表明,该方法解决了LVDS接口标准的密码芯片与PXI测评系统高速通信的问题。

摘要： 设计了一套基于USB2.0接口的便携式地面检测台,包括上位机软件和一台USB通讯适配器,用以模拟卫星平台与星载光谱仪的数据通信。上位机软件提供人机交互界面,适配器完成了星载光谱仪低压差分信号(LVDS)接口数传数据和数管数据对USB接口的通讯转换。实验结果表明:所设计平台可以把光谱仪的LVDS图像数据转换为USB接口数据,并模拟卫星平台数据,可用于对光谱仪进行调试、测试。通讯适配器USB2.0接口的实测速率可达230 Mbps,可将其作为一个模块用于商用光谱仪的通讯接口。

摘要： 为实时采集飞行器舱体各部位的振动、冲击、压力等多路信号,设计一种通道可自由扩展的级联式机载数据采集系统.以FPGA为核心控制器设计基础模块和传感器采集模块,通过将多个采集模块堆叠级联的方式实现对任意通道的扩展.采集模块内置信号调理和采集电路、存储和控制电路,采集数据按通道编帧后分层存储.基础模块通过级联总线发送触发或读数指令,控制采集进程,并利用LVDS电缆将数据上传到计算机进行波形分析.实际测试表明:该系统能根据应用需求灵活扩展通道数量,同步采集时单通道采样率≥300 kS/s,电压转换误差<0.2%,具备体积小、易维护等特点.

摘要： 该文设计了一种基于0.13μm CMOS工艺的高速LVDS发送器。通过增加有效的共模反馈电路来抑制开关噪声，同时LVDS输出具有更小的过充电压和更稳定的共模输出电平，使该发送器能在更高的工作频率下运作。该发送器电路采用标准O．13μm CMOS工艺进行设计，版图面积为130μm×90μm。仿真结果表明，该LVDS发送器能在最大2.5Gb/s传输速率下正常工作，同时动态功耗只有30.5mW。

摘要： 该文设计了一种基于0.13μm CMOS工艺的高速LVDS发送器。通过增加有效的共模反馈电路来抑制开关噪声，同时LVDS输出具有更小的过充电压和更稳定的共模输出电平，使该发送器能在更高的工作频率下运作。该发送器电路采用标准O．13μm CMOS工艺进行设计，版图面积为130μm×90μm。仿真结果表明，该LVDS发送器能在最大2.5Gb/s传输速率下正常工作，同时动态功耗只有30.5mW。

摘要： 该文设计了一种基于0.13μm CMOS工艺的高速LVDS发送器。通过增加有效的共模反馈电路来抑制开关噪声，同时LVDS输出具有更小的过充电压和更稳定的共模输出电平，使该发送器能在更高的工作频率下运作。该发送器电路采用标准O．13μm CMOS工艺进行设计，版图面积为130μm×90μm。仿真结果表明，该LVDS发送器能在最大2.5Gb/s传输速率下正常工作，同时动态功耗只有30.5mW。

摘要： 该文设计了一种基于0.13μm CMOS工艺的高速LVDS发送器。通过增加有效的共模反馈电路来抑制开关噪声，同时LVDS输出具有更小的过充电压和更稳定的共模输出电平，使该发送器能在更高的工作频率下运作。该发送器电路采用标准O．13μm CMOS工艺进行设计，版图面积为130μm×90μm。仿真结果表明，该LVDS发送器能在最大2.5Gb/s传输速率下正常工作，同时动态功耗只有30.5mW。

摘要： 根据1GHz、8 位D/A 转换IP 核的要求，设计了一种基于Cadence 2.5V 电压、TSMC 0.25μm CMOS 工艺，带有正反馈滞后作用的LVDS 接收器。该LVDS 接收器具有较大的输出摆幅、较小的输入失调量，镜像电流源的应用有效地实现电压的比较输出。在原理图分析的基础上，本文给出了后端版图设计及仿真结果。信号的无失真输出验证了LVDS 接收器设计的实用价值。

摘要： 根据1GHz、8 位D/A 转换IP 核的要求，设计了一种基于Cadence 2.5V 电压、TSMC 0.25μm CMOS 工艺，带有正反馈滞后作用的LVDS 接收器。该LVDS 接收器具有较大的输出摆幅、较小的输入失调量，镜像电流源的应用有效地实现电压的比较输出。在原理图分析的基础上，本文给出了后端版图设计及仿真结果。信号的无失真输出验证了LVDS 接收器设计的实用价值。

摘要： 根据1GHz、8 位D/A 转换IP 核的要求，设计了一种基于Cadence 2.5V 电压、TSMC 0.25μm CMOS 工艺，带有正反馈滞后作用的LVDS 接收器。该LVDS 接收器具有较大的输出摆幅、较小的输入失调量，镜像电流源的应用有效地实现电压的比较输出。在原理图分析的基础上，本文给出了后端版图设计及仿真结果。信号的无失真输出验证了LVDS 接收器设计的实用价值。

摘要： 根据1GHz、8 位D/A 转换IP 核的要求，设计了一种基于Cadence 2.5V 电压、TSMC 0.25μm CMOS 工艺，带有正反馈滞后作用的LVDS 接收器。该LVDS 接收器具有较大的输出摆幅、较小的输入失调量，镜像电流源的应用有效地实现电压的比较输出。在原理图分析的基础上，本文给出了后端版图设计及仿真结果。信号的无失真输出验证了LVDS 接收器设计的实用价值。

摘要： SPI(Serial Peripheral Interface,同步串行接口)技术适用于与各种外围器件进行通信.这种通信方式采用三线连接,具有连线少、速度快、可靠性高等特点,非常适合于短距离板内信号传输.SPI本身并不适合长距离、跨板信号传输.本文把LVDs(low voltage differential signaling)技术和SPI技术结合在一起,实现了多板之间的长距离信号传输.

摘要： SPI(Serial Peripheral Interface,同步串行接口)技术适用于与各种外围器件进行通信.这种通信方式采用三线连接,具有连线少、速度快、可靠性高等特点,非常适合于短距离板内信号传输.SPI本身并不适合长距离、跨板信号传输.本文把LVDs(low voltage differential signaling)技术和SPI技术结合在一起,实现了多板之间的长距离信号传输.

摘要： 本发明公开了一种低电压差分信号接收接口及低电压差分信号接收方法，通过对发送方发送的串行样本数据按照预设延时步长进行延时处理，并在延时步长内对经延时处理的串行样本数据进行采样并转换成并行样本数据；然后分析采集的并行样本数据确定对应延时步长的稳定状态，并进行数据边界确定；如果延迟步数达到预设最大延迟步数N仍未确定出数据边界且各延时步长都处于稳态，则直接获取第N/2延时步长对应的延迟时间作为采样延迟时间进行延时设置。即本发明在数据采样窗口超出延时单元调节范围时，若各延时步长的稳定状态都为稳态则取第N/2延时步长对应的延迟时间作为采样延迟时间，从而确定出数据的最佳采样点，进而保证对传输数据进行正确接收。

摘要： 本申请实施例提供一种差分信号线间电阻调节电路及低电压差分信号测试系统，属于通信技术领域。该电路中电阻调节模块的第一输入端与处理模块的第一信号输出端连接，电阻调节模块的第一输出端与第一差分信号线连接，电阻调节模块的第二输出端与第二差分信号线连接。当电阻调节模块接收到处理模块发送的电阻配置指令时，根据该电阻配置指令调整至相应的电阻，并将该电阻加至差分信号线对的第一差分信号线和第二差分信号线之间，可以快速且方便地调节第一差分信号线和第二差分信号线之间的电阻。如此，便于快速准确筛选出合适阻值的电阻，使其接入第一差分信号线和第二差分信号线之间进行匹配，来提高低电压差分信号接收装置接收的差分信号的质量。

摘要： 本发明公开了一种将普通双电平逻辑信号转换为低压差分信号(LVDS)的装置，所述装置包括逻辑输出单元和梯形电阻网络单元，单端逻辑信号输入到所述逻辑输出单元，在逻辑输出单元中变为正反逻辑信号后，通过所述梯形电阻网络单元实现分压和电平转换，在输出端口负载为100欧姆的条件下，输出符合低压差分信号电气标准的电压信号。本发明电路装置的工作条件不受逻辑信号电压的限制，适用于普通双电平逻辑信号与低压差分信号(LVDS)接口转换的传输场合，特别适用于将FPGA中普通正反逻辑信号转化为低压差分信号(LVDS)。

摘要： 一种低压差分信号驱动电路以及相关的数字信号传输器。所述低压差分信号驱动电路包括供应一差动输出信号的一差动正输出端以及一差动负输出端、以及一转态加速器。该差动输出信号由低电平转态为高电平时，该转态加速器连结该差动正输出端至一高电源供应端并连结该差动负输出端至一低电源供应端。该差动输出信号由高电平转态为低电平时，该转态加速器连结该差动正输出端至该低电源供应端并连结该差动负输出端至该高电源供应端。

摘要： 本发明公开了一种将普通双电平逻辑信号转换为低压差分信号(LVDS)的装置，所述装置包括逻辑输出单元和梯形电阻网络单元，单端逻辑信号输入到所述逻辑输出单元，在逻辑输出单元中变为正反逻辑信号后，通过所述梯形电阻网络单元实现分压和电平转换，在输出端口负载为100欧姆的条件下，输出符合低压差分信号电气标准的电压信号。本发明电路装置的工作条件不受逻辑信号电压的限制，适用于普通双电平逻辑信号与低压差分信号(LVDS)接口转换的传输场合，特别适用于将FPGA中普通正反逻辑信号转化为低压差分信号(LVDS)。

摘要： 一种低压差分信号驱动电路以及相关的数字信号传输器。所述低压差分信号驱动电路包括供应一差动输出信号的一差动正输出端以及一差动负输出端、以及一转态加速器。该差动输出信号由低电平转态为高电平时，该转态加速器连结该差动正输出端至一高电源供应端并连结该差动负输出端至一低电源供应端。该差动输出信号由高电平转态为低电平时，该转态加速器连结该差动正输出端至该低电源供应端并连结该差动负输出端至该高电源供应端。

摘要： 本发明公开了一种低压差分信号异步接收方法及装置，装置包括锁相环、采集器、锁存选择器、同步判决器、锁相判决器和输出锁存器。本发明可以针对需要自适应灵活接收多种速率低压差分信号的场合，诸如通用低压差分信号接口测试、通用低压差分信号接收模块的应用，本发明能适应接收低于本地时钟频率的低压差分信号接收，应用更加灵活，与采用延时器调整数据位与时钟沿相位差的方法相比，本发明能适应有更大相位差低压差分信号，并能更快的锁定相位，实现低压差分信号异步接收。

摘要： 本发明公开一种预加重电路及低压差分信号驱动器，所述预加重电路包括：脉冲产生与控制模块，其被配置为根据外部输入信号来生成预加重脉冲信号；至少一条充放电通路，其被配置为响应于所述预加重脉冲信号来向LVDS驱动电路提供预加重电流，并将预加重电路直通到地；其中，所述充放电通路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一阻断单元以及第二阻断单元。本发明的预加重电路在充放电通路中引入电流阱，为预加重电路的工作电流提供了到地的通路，有效的减小了预加重电路本身带来的共模干扰。

摘要： 本实用新型提供了一种利用低压差分信号线传输3D同步信号的数字电视，包括TV主板，3D倍频板，低压差分信号线，所述低压差分信号线连接所述 TV主板与所述3D倍频板，所述低压差分信号线中任意一闲置的引脚用于传输从所述3D倍频板发送到所述TV主板的3D同步信号。采用本实用新型实施例提供的利用低压差分信号线实现传输3D同步信号的数字电视，通过利用低压差分信号线实现传输3D同步信号，提高了产品内部整洁度和质量，并且减少一条信号传输线缆，从而降低了成本。

摘要： 本实用新型公开了一种LVDS低压差分信号接口的保护电路，涉及电路保护技术领域。本实用新型包括LVDS信号发送端、LVDS信号接收端、LVDS传输线、匹配电阻；LVDS信号发送端的正信号输出端、负信号输出端与地之间分别连接有第一发射端静电防护器件、第二发射端静电防护器件；LVDS信号接收端的正信号输入端、负信号输入端与地之间分别连接有第一接收端静电防护器件、第二接收端静电防护器件。本实用新型利用静电保护器件的低电容值及快速过电压抑制的静电防护能力，提高了产品的可靠性，有效防止LVDS信号传输线及电源线引入的静电干扰，保护LVDS发送和接收解码芯片，使得LVDS的图像通信和接口电路得到很好保护。