EDA工具

摘要： 上海概伦电子股份有限公司(以下简称“概伦电子”)是一家提供大规模高精度集成电路仿真、高端半导体器件建模、半导体参数测试解决方案的厂商,公司主营业务为向客户提供被全球领先集成电路设计和制造企业长期广泛验证和使用的EDA产品及解决方案,主要产品及服务包括制造类EDA工具、设计类EDA工具、半导体器件特性测试仪器和半导体工程服务等。主要客户包括台积电、三星电子、SK海力士、美光科技、联电、中芯国际等。

摘要： 智能设备的小型化离不开PCB技术的应用。一块运行稳定、具有一定扩展能力的PCB板的重要性已经不言而喻,特别是在气象站这个具有鲜明定制化特点的行业里,高度可扩展能力对降低设备硬件成本起着至关重要的作用。本文借助立创EDA工具绘制气象站主控板,从元件选型、元件布局以及PCB走线这三个方面进行理论分析,并结合实际气象站设计案例给出设计方案。

摘要： “中国芯”破冰行动驶向快车道。国产EDA龙头华大九天自7月29日在深交所上市以来,股价不断攀升。截至9月29日,市值约537亿元。芯片设计软件工具EDA被誉为“芯片之母”,是集成电路(IC)产业上游最高端的产业之一。作为电子设计的“刚需”,它被应用于IC设计、制造、封测等环节,被誉为半导体皇冠上的明珠。华大九天则是国内唯一提供模拟电路设计全流程EDA工具系统的高新技术企业。

摘要： 现有处理器芯片设计主要使用性能导向的设计方法,基于多步骤反复迭代的EDA技术进行性能-面积-功耗综合优化,导致极高的研发成本、周期及技术门槛.借鉴面向对象软件设计思想,以敏捷度(开发周期、开发成本和复杂度)为新的导向指标,在兼顾性能和可靠性的前提下,提出以面向对象体系结构(object-oriented architecture,OOA)设计范式为基础的处理器敏捷设计方法.OOA设计方法旨在通过设计范式、语言与EDA工具,实现通用处理器CPU和专用处理器XPU体系结构细粒度对象的易分解、易组合和易扩展.详细梳理了 OOA各技术领域的研究现状,并深入探讨了现有处理器设计方法向OOA设计目标转化存在的诸多挑战.

摘要： 本文研究提出了一种接口仿真模型审查工具,可以在SiP(system in package)系统级封装架构设计阶段对目标芯片互联管脚连接关系进行规则检查,同时能够提高系统设计效率并避免芯片连接错误造成的损失。采用Python代码实现,输入描述芯片和元件连接关系的文件,配合芯片接口建模库和定义好的规则可以对芯片和元件的连接正确性进行检验,输出用户友好报告。经测试,该接口仿真模型审查工具可以对接口建模的芯片进行电平标准检查、电平匹配检查、管脚类型正确性检查等多种检查,并支持用户扩展规则。

摘要： 随着科学技术的发展,EDA工具在电子电气设计方面越来越不可或缺.EDA模型作为设计的基础单元,是非常重要的设计数据,在当前电子产品需求不断扩大、更新频率持续加快的形势下,自动化建模已成为提高电子产品的设计效率、最大化降低研制成本的极其重要且有效的实现途径.通过对自动化建模流程进行梳理,分析出基于EDA工具的自动化建模平台的实现方式,可为广大设计师开展产品电路设计提供足量、准确的EDA模型库.

摘要： 近年来,EDA,即电子设计自动化日益成为一个热词。在前不久举行的一个半导体会议上,赛迪顾问的吕芃浩博士将EDA软件比喻为办公软件Word,他说:“EDA的实现需要EDA软件,就像打字需要Word—样,而且芯片设计用的EDA软件比打字更复杂、更精细、技术含量更高,有了EDA工具,芯片的设计、布局、布线、仿真、版图都可以通过自动化来实现。”

摘要： 随着半导体工艺的不断升级，整体环境对初创公司已经越来越不友好。对计算能力的大需求进一步加大了这种不友好。而EDA工具迈向云端后，初创公司的环境有望得到改善，并为整个芯片设计行业带蒲舌力。

摘要： Synopsys宣布,已与Arm达成一致,将继续深入合作,并签署了一份多年订阅协议。该订阅协议让Synopsys得以访问更为广泛的Arm知识产权,从而可对基于Arm的系统芯片的Synopsys工具和方法进行优化。

摘要： 电子产业在摩尔定律的驱动下,产品的功能越来越强,集成度越来越高,信号的速率越来越快,产品的研发周期也越来越短,印制线路板(PCB)的设计随之进入了高速PCB设计时代.PCB不再仅仅是完成互连功能的载体,而是作为所有电子产品中一个极为重要的部件.该文从高性能PCB设计的工程实现角度出发,通过对PCB设计技术要点、设计思想以及业界EDA工具的概述,系统地介绍了PCB设计所需的相关技术.

摘要： 电子产业在摩尔定律的驱动下,产品的功能越来越强,集成度越来越高,信号的速率越来越快,产品的研发周期也越来越短,印制线路板(PCB)的设计随之进入了高速PCB设计时代.PCB不再仅仅是完成互连功能的载体,而是作为所有电子产品中一个极为重要的部件.该文从高性能PCB设计的工程实现角度出发,通过对PCB设计技术要点、设计思想以及业界EDA工具的概述,系统地介绍了PCB设计所需的相关技术.

摘要： 电子产业在摩尔定律的驱动下,产品的功能越来越强,集成度越来越高,信号的速率越来越快,产品的研发周期也越来越短,印制线路板(PCB)的设计随之进入了高速PCB设计时代.PCB不再仅仅是完成互连功能的载体,而是作为所有电子产品中一个极为重要的部件.该文从高性能PCB设计的工程实现角度出发,通过对PCB设计技术要点、设计思想以及业界EDA工具的概述,系统地介绍了PCB设计所需的相关技术.

摘要： 随着集成电路和计算机技术的发展,越来越多的公司不断的开发出更加好用的EDA工具给广大的技术人员.现在无论是软件的开发还是升级的速度都非常快,这使得很多技术人员花费了很多的时间在找合适的工具,以及不断地学习使用新工具上.本文希望能为广大技术人员提供机会了解一些开发环境的特点和使用方法.

摘要： 随着集成电路和计算机技术的发展,越来越多的公司不断的开发出更加好用的EDA工具给广大的技术人员.现在无论是软件的开发还是升级的速度都非常快,这使得很多技术人员花费了很多的时间在找合适的工具,以及不断地学习使用新工具上.本文希望能为广大技术人员提供机会了解一些开发环境的特点和使用方法.

摘要： 随着集成电路和计算机技术的发展,越来越多的公司不断的开发出更加好用的EDA工具给广大的技术人员.现在无论是软件的开发还是升级的速度都非常快,这使得很多技术人员花费了很多的时间在找合适的工具,以及不断地学习使用新工具上.本文希望能为广大技术人员提供机会了解一些开发环境的特点和使用方法.

摘要： 随着集成电路和计算机技术的发展,越来越多的公司不断的开发出更加好用的EDA工具给广大的技术人员.现在无论是软件的开发还是升级的速度都非常快,这使得很多技术人员花费了很多的时间在找合适的工具,以及不断地学习使用新工具上.本文希望能为广大技术人员提供机会了解一些开发环境的特点和使用方法.

摘要： 在当前处理器设计中,通常在不同层面上量化地评估处理器的功耗水平.例如在微结构级,常使用Wattch,SimplePower等工具,而在门级,使用的工具如Cadence的NCVerilog/PKS工具集, Synopsys的VCS/Power Compiler工具集.一个很重要的问题是:怎样对比和权衡这不同层次上得到的功耗结果,特别是,下面的问题经常被提出,(1)在不同层次上报出结果的精度会有多大的不同?(2)导致这种差别的主要原因是什么? 在本文中,我们基于龙芯Ⅰ处理器设计,通过深入地量化研究,为以上问题提出了一些答案,我们的结果在已制造出的实际芯片上得到了验证.

摘要： 在当前处理器设计中,通常在不同层面上量化地评估处理器的功耗水平.例如在微结构级,常使用Wattch,SimplePower等工具,而在门级,使用的工具如Cadence的NCVerilog/PKS工具集, Synopsys的VCS/Power Compiler工具集.一个很重要的问题是:怎样对比和权衡这不同层次上得到的功耗结果,特别是,下面的问题经常被提出,(1)在不同层次上报出结果的精度会有多大的不同?(2)导致这种差别的主要原因是什么? 在本文中,我们基于龙芯Ⅰ处理器设计,通过深入地量化研究,为以上问题提出了一些答案,我们的结果在已制造出的实际芯片上得到了验证.

摘要： 在当前处理器设计中,通常在不同层面上量化地评估处理器的功耗水平.例如在微结构级,常使用Wattch,SimplePower等工具,而在门级,使用的工具如Cadence的NCVerilog/PKS工具集, Synopsys的VCS/Power Compiler工具集.一个很重要的问题是:怎样对比和权衡这不同层次上得到的功耗结果,特别是,下面的问题经常被提出,(1)在不同层次上报出结果的精度会有多大的不同?(2)导致这种差别的主要原因是什么? 在本文中,我们基于龙芯Ⅰ处理器设计,通过深入地量化研究,为以上问题提出了一些答案,我们的结果在已制造出的实际芯片上得到了验证.

摘要： 本发明涉及一种用于EDA工具的位置数据处理方法、电子设备和介质，所述方法包括步骤S1、获取EDA设计中的第一设计部件的圆弧数据；步骤S2、标构建第一向量、第二向量和第三向量；步骤S3、确定第一射线、第二射线、第三射线，将界面划分为多个区域；步骤S4、获取EDA设计中的第二设计部件对应的一个待测点坐标，构建第四向量；步骤S5、将第四向量与第一向量和/或第二向量和/或第三向量进行叉乘，确定待测点所在区域；步骤S6、基于待测点所在区域、待测点与圆心的距离、圆弧对应的半径确定待测点与圆弧的位置关系，进而判断第一设计部件和第二设计部件的位置关系是否符合设计规则。本发明提高了EDA工具的位置数据处理效率。

摘要： 本发明提供了一种针对EDA工具中将电路描述综合为M4K模块的方法及装置，通过将电路描述文件中各存储器上进行读写操作的memory类型数据，数据端口信号及其连接关系等信息提取出来，并将读写操作的memory类型数据转换为读写单元，然后根据读写分别进行分类最后合并成一个综合存储器单元，将综合存储器单元根据读写地址端口信息和读写单元数量推导出M4K类型，并将综合存储器单元的端口参数信息赋值给与M4K类型相对应的M4K单元，从而替代用逻辑单元来实现，大量减少逻辑单元数量，降低芯片使用率，为后续处理提高效率。

摘要： 本发明涉及一种用于EDA工具的位置数据处理方法、电子设备和介质，所述方法包括步骤S1、获取EDA设计中的第一设计部件的圆弧数据；步骤S2、标构建第一向量、第二向量和第三向量；步骤S3、确定第一射线、第二射线、第三射线，将界面划分为多个区域；步骤S4、获取EDA设计中的第二设计部件对应的一个待测点坐标，构建第四向量；步骤S5、将第四向量与第一向量和/或第二向量和/或第三向量进行叉乘，确定待测点所在区域；步骤S6、基于待测点所在区域、待测点与圆心的距离、圆弧对应的半径确定待测点与圆弧的位置关系，进而判断第一设计部件和第二设计部件的位置关系是否符合设计规则。本发明提高了EDA工具的位置数据处理效率。

摘要： 本申请公开了集成电路设计行业的EDA工具营销策略处理方法和系统，该方法包括：从公共网络上抓取预定客户的产品信息；从所述集成电路芯片的功能和性能中提取关键词；根据提取到的关键词在EDA工具中查找与所述关键词相匹配的设计案例；生成所述EDA软件的授权信息，其中，所述授权信息将所述EDA软件的使用权限配置为能够编辑并验证所述设计案例；将所述授权信息发送给所述预定客户。通过本申请解决了现有技术中无法为用户提供合理的EDA工具试用授权的问题，从而可以根据用户的产品确定与产品对应的授权信息，有利于用户根据自己的需要对EDA工具进行试用，在一定程度上提高了用户的满意度。

摘要： 本发明提供一种针对EDA工具中将电路描述综合为逻辑单元的方法，包括：将RTLIL级单元逐位拆分转换为带进位信号或借位信号的一对查找表单元；将一对查找表单元整理映射为一对临时逻辑单元；将一对所述临时逻辑单元整理合并为一个带有进位或借位输入的cin端口、进位或借位输出的cout端口的目标逻辑单元；由低位到高位依次对RTLIL级单元的单位宽对象处理，存在低位之和的进位输出是高位求和的进位输入；低位做差产生的借位输入是高位做差的借位输出。基于国产开源EDA工具的综合模块对于加法，减法的处理能够更加高效，在后续布局布线处理中利于节约芯片资源，优化工艺。本发明还提供的一种装置具有相应优势。

摘要： 本发明提供了一种针对EDA工具中将电路描述综合为M4K模块的方法及装置，通过将电路描述文件中各存储器上进行读写操作的memory类型数据，数据端口信号及其连接关系等信息提取出来，并将读写操作的memory类型数据转换为读写单元，然后根据读写分别进行分类最后合并成一个综合存储器单元，将综合存储器单元根据读写地址端口信息和读写单元数量推导出M4K类型，并将综合存储器单元的端口参数信息赋值给与M4K类型相对应的M4K单元，从而替代用逻辑单元来实现，大量减少逻辑单元数量，降低芯片使用率，为后续处理提高效率。

摘要： 一种时钟布局方法、装置、EDA工具及计算机可读存储介质，所述方法包括：在时钟源布局结束后，且FPGA器件上提供的时钟资源小于或等于所需时钟资源时，初始化所述FPGA器件上所有全局时钟的可用时钟域集及代价；基于初始化的结果，判断所述FPGA器件上是否存在时钟资源溢出的时钟域；当存在时钟资源溢出的时钟域时，对所述存在时钟资源溢出的时钟域内的全局时钟进行时钟约束，直至所述FPGA器件上各个时钟域内均没有时钟资源溢出。采用上述方案，可以缩短时钟布局所需的时间，并且可以提高布局整体质量。

摘要： 本发明提供的一种EDA软件工具的比对验证方法及装置，通过对待验证软件工具、已验证软件工具和参考模型基于激励数据所输出的处理结果进行交叉比对来验证待验证软件工具的功能。这就可以更方便、更快捷的获取待验证软件工具的功能分析结果，从而解决EDA软件工具验证功能时缺少与对标软件工具功能比对的问题，为EDA软件的开发提供详实可靠的技术参考。

摘要： 一种基于EDA工具的平板显示器版图生成方法，包括以下步骤：构建参数文件并导入到EDA工具中；对FPD各部分所在的位置进行限定；对参数文件内的各项参数进行关联、修改；绘制FPD版图，输出FPD版图Layout图纸以及Log文件。本发明的基于EDA工具的平板显示器版图生成方法，不用设计人员手动在EDA工具上手动绘图或修改，提升了制图效率，并保证了图纸的正确性和可靠性，避免人为版图绘制错误，大大降低人力和生产成本。

摘要： 本申请实施例公开了一种基于EDA工具的时序分析方法、装置及存储介质，包括：获取待设计芯片对应的预配置库文件、门级网表以及时序约束；根据预配置库文件、门级网表以及时序约束进行布局布线处理，得到初始设计电路；对初始设计电路进行电压降分析处理，得到第一电压降分析结果；若第一电压降分析结果表示初始设计电路中存在第一电压降违例单元，则获取第一电压降违例单元对应的第一电压降值；根据第一电压降值对第一电压降违例单元进行时序分析处理，得到第一电压降违例单元对应的第一延迟变化值；基于第一延迟变化值生成初始设计电路对应的目标时序分析报告；其中，目标时序分析报告用于实现初始设计电路的时序修复处理。