锁相环(PLL)

摘要： 随着光伏发电的占比迅速增大,光伏并网逆变器的控制器需要从锁相环中获取公共耦合电压点的幅值和相位,当其处于弱电网或电网电压传感器出现故障时,会造成锁相环不稳定,大大增加了逆变器的控制难度。提出一种基于内模原理的光伏逆变器电网电压估计与控制方法,该方法利用电流测量和滤波器参数的标称值,实现了公共耦合电压估计和单位矢量生成。在小型实验室样机上进行了实验,结果表明:与采用电压和电流传感器的传统电流控制相比,所提控制方案在理想和非理想电网电压条件下都能提供更好的瞬态响应能力,从而验证了所提方法的有效性。

摘要： 文章基于130 nm SiGe BiCMOS工艺设计实现了一种1×7的二分频器链,链路前四级采用电流型逻辑(current mode logic,CML)实现,后三级采用电压型逻辑(voltage mode logic,VML)实现;并设计了电平转换模块,解决2种形式电路匹配问题,实现链路前后的级联。此外完成了分频器链的版图设计,尺寸为1146×647μm^(2),并对分频器进行仿真实验,在20 GHz的输入信号下,得到156.25 MHz的信号输出,实现128分频。最后进行系统仿真,将该分频器链应用到锁相环(phase locked loop,PLL)系统的反馈回路中,当输入参考信号为156.25 MHz时,经过400 ns后PLL进入锁定状态,输出信号频率为20 GHz,实现了128倍的频率放大。

摘要： 首先给出了电荷泵锁相环(Phase Locked Loop,PLL)的基本电路结构,然后基于三阶有源环路滤波器推导了整个电路的传输函数,并对该传输函数的零极点位置进行了分析,最后利用该方法设计一款锁相环产品,鉴相器频率为50 MHz,锁定频率为8550 MHz,相位噪声为-99dBc/Hz@1kHz和-104dBc/Hz@10kHz,满足工程应用需求。

摘要： 为了满足并网变流器在不平衡电网下的控制要求,需要利用锁相环算法来跟踪检测电网同步信号。由于传统二阶广义积分正交信号发生器(SOGI-QSG)无法消除直流分量和谐波,本文提出改进的二阶广义积分正交信号发生器(ISOGI-QSG)结构,通过引入低通滤波器估计直流分量,并将ISOGI-QSG加入同步参考坐标系锁相环(SRF-PLL)中,进而提出一种可抑制谐波和直流分量的谐波式增强型二阶广义积分器锁相环(HESOGI-PLL)方法。最后,通过仿真验证了HESOGI-PLL方法的可行性。

摘要： 通过对ANPC光伏逆变器在不平衡电网下的并网进行研究.以有源中点箝位型(ANPC)三电平逆变器为平台,在传统虚拟磁链定向的电流矢量控制(VFOC)的基础上,引入电容电流构造一个具有负谐振峰值的陷波器,且锁相环(PLL)在SOGI-QSG的基础上进行了改进并引入锁频环(FLL).对比系统引入陷波器前后的Bode图,发现在VFOC的基础上引入电容电流并构成陷波器后能抵消LCL滤波器产生的正谐振峰值,提高了系统的稳定性和鲁棒性;在Simulink中搭建了10 kW的并网逆变系统,发现在改进PLL中引入FLL,当电网频率出现微小波动时能快速实现锁相,具有频率自适应能力.在不平衡电网下该系统整体并网效率和质量良好.

摘要： 目前,在平衡电网电压下的光伏并网逆变器的控制已较成熟,而在不平衡电网下,光伏并网逆变器的传统控制策略会引起电压不稳定和有功无功功率的二次脉动.通过建立并网逆变器的数学模型,获得dq坐标系下的并网逆变器的动态方程,分析并网逆变器控制策略的关键是其锁相环能够准确提取电网三相电压相位.传统的三相同步锁相环(SRF-PLL)在电网三相电压不平衡时无法准确提取电压的相位,在举例分析国内外几种获取电压准确相位方法的优缺点的基础上,采取了一种基于解耦双同步参考坐标系下的锁相环(DDSRF-PLL)的控制策略,通过dq旋转轴的坐标系和解耦网络,可准确获取三相不平衡电网的电压相位,并采用旋转dq坐标系分离正负序分量,完成独立控制.最后构建电网三相电压平衡和不平衡工况下的光伏并网逆变器的仿真模型,验证了该控制策略的可行性和有效性.

摘要： 由于永磁同步电机无位置传感器在传统滑模观测器系统下伴随着高频抖振,因此估算的反电动势中将存在高频抖振现象.在滑模观测器输出反电动势中通入锁相环(PLL)系统来提取转子位置信息,减少转速和转角误差.最后利用Matlab平台提出系统验证,实验表明基于PLL系统的滑模控制系统在一定程度上抑制了高频抖振,在动态性能和精度上比传统滑模观测器有一定提高.

摘要： 电网同步锁相技术是分布式发电系统并网运行的关键技术.针对传统单相自然坐标系锁相环(PLL)存在倍频谐波及同步坐标系锁相环存在构造虚拟正交信号且无法完全抑制电网谐波的问题,本文提出一种无需生成虚拟正交信号的单相锁相环方法.所提方法在传统自然坐标系锁相环的基础上嵌入级联式控制结构,由于该结构对应的开环系统会在鉴相器输出的各次谐波处产生谐振尖峰,所以相应谐波会在闭环控制作用下被完全滤除,从而该锁相环能提取出更为纯净的频率和相位信息.最后,在不同电网条件下对所提方法进行测试,结果验证了该方法的正确性和优越性.

摘要： 传统功率-电流控制的并网逆变器存在谐波振荡等交互稳定性问题,限制了新能源的并网水平,尤其在弱交流电网中更为突出.为克服上述缺点,提出了一种新型功率-电压控制策略.首先在旋转dq坐标系下建立了逆变器输出阻抗的动态模型,包括主电路参数,锁相环(PLL)动态参数和调节器参数;然后基于波特图分析传统功率-电流控制策略下和本文所提功率-电压控制策略下逆变器输出阻抗的频率特性,证明了本文所提功率-电压控制策略稳定性,可以减小PLL带宽和输出功率的影响,从而提高弱电网中逆变器的额定功率注入功率,最后仿真和实验结果验证了所提出控制策略的有效性.

摘要： 为了提高电力系统中各种装置控制器的性能,需对单相电网电压的相位和频率进行准确、快速估计,为此设计了一种用于单相电网电压的新型快速锁相环PLL(phase-locked loop)方案.新型PLL基于自适应滑模观测器实现了对频率和相位的估计.由单相电网电压状态空间形式可知,系统可观,并得到Luenburger观察器,进一步由状态转换后推导出Lyapunov函数,同时给出自适应参数更新律,完成全局稳定的自适应滑模观测器设计.利用基于dSPACE搭建的测试平台开展了新型PLL与增强型PLL和基于二阶广义积分器的PLL的性能对比实验.实验结果表明,自适应滑模观测器可提高锁相速度和精度.基于自适应滑模观测器的新型PLL具有结构简单、参数易于调整和适合实时实施的优点,是一种性能更优的PLL.

摘要： 本发明提供了锁相环电路、锁相环模块和锁相环方法。锁相环电路包括：相位比较部，被配置为比较第一时钟信号的相位和第二时钟信号的相位；环路滤波器，被配置为基于相位比较部的比较结果产生控制电压；以及时钟信号产生部，被配置为产生具有对应于控制电压的频率的时钟信号，并输出该时钟信号作为所述第二时钟信号。环路滤波器包括：第一电阻器，安插在信号路径上的第一节点与第二节点之间；第一电容器，安插在第二节点与第一DC电源之间；第一开关，安插第二节点与在信号路径上的第三节点之间；以及第二电容器，安插在第三节点与第二DC电源之间。

摘要： 一种同步锁相环(PLL)的方法，其能够减小锁相环在半导体器件的芯片中所占据的面积，并且即使当振频率的频带较宽以及倍频因子的可变范围较宽时，也能够缩短锁定时间。该方法包括如下步骤：利用低通滤波器平滑控制电流，并且把其作为控制电压输出；利用压控振荡器，根据所设置的调制灵敏度，振荡输出具有对应于控制电压的振荡频率的内部时钟；利用分频器，根据所设置的倍频因子对内部时钟的频率分频，并把其作为分频时钟输出。

摘要： 本发明公开一种锁相环、包括该锁相环的显示器以及操作该锁相环的方法。该锁相环包括压控振荡器，具有：控制输入和时钟输出；以及鉴频鉴相器，具有：基准时钟输入、反馈时钟输入、被配置为或者处于设置状态或者处于重置状态的上输出以及被配置为或者处于设置状态或者处于重置状态的下输出。上输出和下输出连接至控制输入。时钟输出连接至反馈时钟输入。鉴频鉴相器包括可调延迟块，可调延迟块被配置为将以下转变延迟一可调延迟时间：上输出从设置状态到重置状态的转变，以及下输出从设置状态到重置状态的转变。

摘要： 本发明提供了锁相环电路、锁相环模块和锁相环方法。锁相环电路包括：相位比较部，被配置为比较第一时钟信号的相位和第二时钟信号的相位；环路滤波器，被配置为基于相位比较部的比较结果产生控制电压；以及时钟信号产生部，被配置为产生具有对应于控制电压的频率的时钟信号，并输出该时钟信号作为所述第二时钟信号。环路滤波器包括：第一电阻器，安插在信号路径上的第一节点与第二节点之间；第一电容器，安插在第二节点与第一DC电源之间；第一开关，安插第二节点与在信号路径上的第三节点之间；以及第二电容器，安插在第三节点与第二DC电源之间。

摘要： 一种同步锁相环(PLL)的方法,其能够减小锁相环在半导体器件的芯片中所占据的面积,并且即使当振频率的频带较宽以及倍频因子的可变范围较宽时,也能够缩短锁定时间。该方法包括如下步骤:利用低通滤波器平滑控制电流,并且把其作为控制电压输入;利用压控振荡器,根据所设置的调制灵敏度,振荡输出具有对应于控制电压的振荡频率的内部时钟;利用分频器,根据所设置的倍频因子对内部时钟的频率分频,并把其作为分频时钟输出。

摘要： 本申请涉及一种减小锁相环环路稳定时间方法、锁相环和锁相环调节系统。锁相环用于输出调频连续波信号，调频连续波信号的周期包括有效信号阶段和无效信号阶段，所述锁相环包括电荷泵；减小锁相环环路稳定时间方法包括：针对所述调频连续波信号的任一周期，在所述无效信号阶段，所述电荷泵的工作电流为第一电流；在所述有效信号阶段，所述电荷泵的工作电流为第二电流；其中，所述第一电流大于所述第二电流。上述减小锁相环环路稳定时间方法能够有效改善FMCW信号的频率响应速度以及信号稳定度。

摘要： 本发明公开一种应用于锁相环系统的锁相加速电路及锁相环系统，该锁相环系统包括鉴频鉴相器、电荷泵、锁相加速电路、低通滤波器、压控振荡器和分频器，并依次连接形成的一个反馈环路，锁相加速电路包括偏移电压产生模块和电流注入控制模块；偏移电压产生模块的信号输出端产生一个大于其输入端电压的偏移电压，用于在锁相环系统在接近稳定或已经稳定状态下，切断锁相加速电路工作；电流注入控制模块，通过比较低通滤波器的信号输入端的电压值和偏移电压产生模块的信号输出端的电压值，来确定锁相加速电路的工作状态，从而达到锁相加速的目的。

摘要： 一种锁相环系统，包括一锁相环与一锁定检测器。锁相环用来输出一锁相时钟。锁定检测器耦接至该锁相环，用来检测该锁相时钟的频率是否落入一预定频率范围、并且检测该锁相时钟是否稳定。若检测到该锁相时钟的频率已经落入该预定频率范围且该锁相时钟已稳定，则锁定检测器输出一锁定信号。

摘要： 本发明涉及5G通信技术领域，尤其涉及一种DDS、PLL混频锁相环的5G毫米波频率综合器，包括用于输入基频频率的鉴频鉴相器，鉴频鉴相器输出差频信号输入电荷泵，电荷泵输出射频信号输入至射频滤波器，射频滤波器对射频信号进行信号耦合输出处理并输入振荡器阵列，还包括：多段拼接式频率偏移模块，多段拼接式频率偏移模块输入振荡器阵列输出的低频段信号，并将低频段信号通过多次倍频处理后达到高频段信号输出。本发明解决了5G毫米波通信遇到的宽频段拓展困难和信号传播损减大的问题，以及功耗过大、输出功率过小、相位噪声附加恶化严重以及难以规模量产化的问题。

摘要： 本实用新型公开应用于锁相环系统的锁相加速电路及锁相环系统，该锁相环系统包括鉴频鉴相器、电荷泵、锁相加速电路、低通滤波器、压控振荡器和分频器，并依次连接形成的一个反馈环路，锁相加速电路包括偏移电压产生模块和电流注入控制模块；偏移电压产生模块的信号输出端产生一个大于其输入端电压的偏移电压，用于在锁相环系统在接近稳定或已经稳定状态下，切断锁相加速电路工作；电流注入控制模块，通过比较低通滤波器的信号输入端的电压值和偏移电压产生模块的信号输出端的电压值，来确定锁相加速电路的工作状态，从而达到锁相加速的目的。