互连线

摘要： 随着三维封装微互连尺寸向亚微米发展,电流密度大、应力大、散热困难等问题愈发严重,原子尺度迁移失效现象逐渐成为超大规模集成电路不可忽视的可靠性问题.铜比铝的电阻率低,抗电迁移性能更好,是新一代的可靠互连材料,但是对铜互连的原子迁移研究仍有不足.现有的电迁移(Electromigration)可靠性解析化模型主要针对单根金属线恒定温度情形下的电迁移分析,这种方法虽然计算较为简单,但是对现实情况的指导意义较小,主要原因:一是现实情况下高密度集成电路中存在温度梯度,二是互连线的三维结构对互连线的温度以及电流分布有重要影响,而这些参数严重影响着金属原子的抗电迁移性能.本工作提出一种新的电迁移仿真建模方法,通过COMSOL多物理场软件建立了经典三维Cu互连线结构.通过有限元仿真得到三维互连线的温度、电流密度和应力分布,获得了更优的数据仿真结果.结果显示,金属互连线中电流在直角内侧有严重的淤积现象,电迁移在互连线转折处最为剧烈;高温区域位于直角内外侧之间,热迁移的程度随着温度的升高而升高;高应力区域主要是互连线的外边缘处,但是应力迁移在总体电迁移中占比较小,几乎可以忽略.另外,Cu互连线的抗电迁移性能总体优于Ag互连线,是优异的高密度集成电路导体材料.

摘要： 多芯片组件MCM(Multi-Chip Module)技术是将多个裸芯片和其他元器件组装在同一块多层互连基板上,然后进行封装,从而形成高密度和高可靠性的微电子组件。多芯片组件与单芯片封装相比有如下的优点[1]:一是封装效率(芯片面积与封装面积之比)和组装密度高,产品体积小,重量轻,其组装效率可达30%,重量可减少80%〜90%,二是采用高密度互连技术,互连线长度缩短,信号传输时延明显缩短,传输速度可提高4-6倍;三是避免了器件级的封装,减少组装层次,提高了可靠性。

摘要： 原灯具标准IEC 60598-2-20,已被拆分为传统灯串和灯带两项安规标准,这两项标准对内部线和外部线的要求在主要方向上基本一致,在细节要求上稍有不同.本文主要针对线材使用部分做深入解析,希望能对工厂生产者和标准从业者提供一些建设性指导意见.

摘要： 全数字锁相环(All-digital Phase Locked Loop,ADPLL)中时间数字转换器(Time-to-Digital Converter,TDC)用于测量数控振荡器(Digitally Controlled Oscillator,DCO)输出时钟和参考时钟之间分数相位差,其分辨率越高,环路的相位噪声特性越好.为了提升TDC的测量分辨率,提出了一种对工艺偏差不敏感的环形互连线插值的TDC结构.本文首先给出了基于互连线插值TDC的系统结构,然后提出了一种工艺偏差不敏感的互连线结构实现等延时方法,并给出了环形的版图布局方案,最后利用仿真对提出的等延时实现方法进行验证.实验结果表明:该方法即使是在0.18μm CMOS工艺下也能将TDC的分辨率提高至皮秒级.

摘要： 针对VLSI中的互连线信号完整性问题,研究温度和频率对电阻、电感和电容的影响.在温度和频率的作用下,采用多节RLC模型,分别探讨温度和频率对互连线电学特性的影响,研究互连线的信号完整性问题.结果表明:在温度和频率的双重影响下,对温度和频率比较敏感的第5层互连线,在信号上升时间为0.05 ns,负载是0.1 pF电容时,信号的延迟比没有考虑温度和频率影响时的延迟多121 ps;当负载是电阻时,延迟变化不大.温度对串扰的影响较小,频率对串扰的影响较大,在温度和频率的双重影响下,阻性负载时远端串扰变大,近端串扰变小,而容性负载时近端串扰和远端串扰都变小.

摘要： 三维集成电路通过高密度金属互连线实现芯片在三维空间上互连,其电路参数的快速提取是保证信号完整性良好设计的关键技术之一.文中基于体积分混合势积分方程(mixed potential integral equation,MPIE)方法,结合多层平面介质格林函数与预纠正快速傅里叶变换(pre corrected fast fourier trans formation,pFFT)方法,通过对互连线内趋肤电流准确建模,实现对互连线结构S参数的快速准确提取.通过对典型互连线结构的仿真表明,本文求解器得到的结果与商业软件HFSS结果在网格剖分考虑趋肤效应时,其精度相当,计算效率可提高50％以上.所以本文方法在三维集成电路互连线参数快速提取方面具有一定的应用前景.

摘要： 根据GB/T 17626.5-2008《电磁兼容试验和测量技术浪涌(冲击)抗扰度试验》对互连线浪涌的测试要求,对CAN总线原理进行简要研究分析,提出一种针对于煤矿安全监控系统CAN总线的浪涌测试方法.

摘要： 一块芯片的结构是什么样的?我们不妨把芯片看作一座车水马龙的繁华都市,都市里奔波的人们就是芯片里的电子。都市里有通勤的马路,芯片里有让电子通行的互连线;都市里有让人们暂时等待的车站与居住的酒店,芯片里有电容和存储器件等;都市里有控制人流通行与不通行(可用二进制的1和0表示)的路口,芯片里有晶体管;都市里有限制人流、避免侵入其他区域的围墙,芯片里有钝化层等。

摘要： 应用有限元分析软件ABAQUS,对金属互连线的电迁移过程进行了电热耦合仿真分析,比较了不同互连线材料、不同温度、不同层间介质等因素对互连线电迁移失效的影响.结果表明,与铝硅合金互连线相比,在同样电流密度条件下,无论是电势梯度最大值还是热通量最大值,铜互连线的均高于铝互连线的,从而将加速互连线的电迁移;在一定的温度范围内,电流密度是影响互连线电迁移寿命的主要因素,而温度的变化对其影响较小;与SiO2相比,SiN作为层间介质能够防止互连线中的热聚集,有利于互连线热量的散发,从而对于缓解电迁移具有积极的作用.

摘要： 时域有限差分法(FDTD)和特征法(MOC)是高速互连线两种典型的时域建模仿真方法,本文将两者进行了比较研究.当选用"magic"时间步长时,这两种方法均可以得到单根无耗互连线的精确解.因此,两者必定存在内部的关联性,本文给出了它们之间的相互转换公式.对有耗互连线的而言,两种算法的计算复杂度基本一致,而FDTD方法的准确度更高,并且不需要进行解耦,因此处理起来更加方便.

摘要： 本文通过建立基于Elmore Delay的传输线模型来分析基于硅通孔(TSV)技术的互连线的时延性能.文章讨论了在多种硅通孔填充材料情况下,硅通孔电阻电容的改变,从而改变了传输时延特性.同时,在不同工作环境温度下,互连线的材料具有温变特性,因此基于硅通孔技术的互连线传输时延特性也发生了改变.本文通过分析硅通孔填充材料和工作温度的改变对时延特性的影响,对基于硅通孔技术的三维高速电路封装设计具有一定借鉴意义.

摘要： 本文提出了一种用于芯片耦合互连线灵敏度的新方法,该方法可以综合考虑芯片衬底非均匀温度分布的影响.首先,采用幅值矢量拟合算法建立互连线的多变量、参数化有理近似模型;然后结合波形松弛和横向截断技术对耦合互连线结构进行快速灵敏度分析.基于上述方法,详细研究了典型衬底温度分布情况下全局互连线响应随温度变化的灵敏度.通过仿真算例,验证了本文方法的效率和准确性.

摘要： 本文建立了一个基于电阻和电容的串扰分析模型,给出了干扰信号为线性倾斜信号时串扰的时域响应公式,得出了串扰峰值的估计公式,明确了干扰信号上升沿、互连线的电阻和耦合电容等对串扰的影响,并且利用Hyperlynx软件包进行仿真,仿真结果证明了理论分析的正确性。

摘要： 在深亚微米集成电路中,互连线显示出耦合多导体传输线效应,且互连线的动态功耗超过了门电路的动态功耗,因此有必要研究耦合多导体传输线的动态功耗。本文基于傅立叶级数分析,提出了耦合多导体传输线的动态功耗解析模型。该模型中,耦合多导体传输线的动态功耗由基于傅立叶级数之项求和来逼近.通过不同项数的傅立叶级数项求和逼近,可以得到满足任意精度要求的动态功耗值,其中采用五项傅立叶级数项求和逼近的动态功耗模型,其误差小于5％。本文提出的耦合多导体传输线动态功耗模型,效率优于SPICE电路分析软件,时间复杂度与所取项数成正比。

摘要： 大马士革铜互连线已经广泛的应用于超大集成电路铜互连线的制造过程。为了填充高深径比、直径在0.1微米左右的徼孔,需要电镀铜在微孔底部的沉积速率大于在微孔开口处的沉积速率,即超级电化学沉积。然而,随着芯片的集成度越来越高,物理气相沉积(PVD)很难在微孔的底部形成连续的铜种子层,从而导致不完全填充。我们通过向化学镀铜溶液中添加以SPS为主要成分的添加剂，在世界上首次成功的实现了超级化学铜沉积。SPS的主要作用为抑制化学铜在表面的沉积,从而增加了化学铜在微孔中的沉积速率。

摘要： 本文对于W通孔多层金属化系统来说,金属离子蓄水池效应对其电迁移寿命的影响很大.本文中设计了12种不同的蓄水池结构,进行电迁移实验.考察了蓄水池面积、通孔位置、数目及大小等对互连线的电迁移寿命的影响.得出蓄水池的面积是影响电迁移寿命的主要因素.

摘要： 基于分布RLC互连线模型,提出一种能确保结果稳定的互连树的时延估算模型.此模型针对树状互连线,提出"等效ABCD矩阵"的概念,在此基础上通过二阶矩匹配估算其时域响应,并通过曲线拟合给出了解析的时延估算公式.新模型大大快于传统的仿真方法,并能保证结果的稳定性.实验表明,新模型与电路仿真软件HSPICE仿真结果相比较误差小于15﹪.

摘要： 本文针对当前集成电路互连所带来的问题,提出一种查找最需优化节点的方法,旨在解决电路中由于互连而带来的不必要的时延。

摘要： 本文针对当前集成电路互连所带来的问题,提出一种查找最需优化节点的方法,旨在解决电路中由于互连而带来的不必要的时延。

摘要： 此处提供一种制造磁存储器件的方法，所述方法包括：在衬底上形成磁性隧道结图案；在衬底上形成层间绝缘层以覆盖磁性隧道结图案；在层间绝缘层上形成导电层；图案化导电层以形成电连接到磁性隧道结图案的互连图案；以及在互连图案上执行清洁工艺。清洁工艺使用第一气体和第二气体的气体混合物执行。第一气体包含氢元素(H)，以及第二气体包含不同于第一气体的源气体。

摘要： 此处提供一种制造磁存储器件的方法，所述方法包括：在衬底上形成磁性隧道结图案；在衬底上形成层间绝缘层以覆盖磁性隧道结图案；在层间绝缘层上形成导电层；图案化导电层以形成电连接到磁性隧道结图案的互连图案；以及在互连图案上执行清洁工艺。清洁工艺使用第一气体和第二气体的气体混合物执行。第一气体包含氢元素(H)，以及第二气体包含不同于第一气体的源气体。

摘要： 本发明提供一种基于互连线单元的电路拓扑结构以及级联的去嵌方法，首先对器件测试结构、开路测试结构、直通测试结构、短路测试结构分别进行散射参数测试；将直通测试结构中的互连线划分成几个相邻的互连线单元，对互连线单元建立电路单元的拓扑结构和级联模型，计算直通互连线单元、输入互连线单元、输出互连线单元的散射参数；获取短路测试结构中接地互连线和接地通孔的散射参数；将器件测试结构的测试散射参数去除焊盘、输入互连线单元、输出互连线单元、器件接地互连线以及接地通孔的散射参数，得到待测器件的散射参数。本发明结构简单、高精度并具有可缩放性，可以实现传统技术必须依靠复杂结构或不同方式才能分别实现的性能。

摘要： 本发明提供了一种光刻版、互连线图形的光刻方法及互连线的制备方法，通过将第一互连线图形的一端设计为具有多级台阶状边缘的图形，通过调节台阶的高度与台阶的宽度的大小及比例来控制多级台阶状边缘经OPC修正后的倾斜角，解决了现有工艺中由于设计规则限制，只能制备45°或90°倾斜角的互连线的问题，实现了互连线倾斜角的自由可调，为提高器件的性能提供了一种可行性途径。

摘要： 一种互连线结构及互连线结构的形成方法，其中，互连线结构的形成方法包括：提供半导体衬底，半导体衬底中形成有半导体器件；在半导体衬底上形成层间介质层；在层间介质层上形成导电层；在形成导电层后，在导电层和层间介质层中形成沟槽，沟槽的深度小于导电层和层间介质层的厚度之和，沟槽的深宽比大于0.8；在形成沟槽后，沉积金属间介质层，金属间介质层覆盖导电层并填充沟槽，在沟槽内金属间介质层中形成空气隙。与现有技术相比，在本发明中，沟槽的高度包括导电层和部分层间介质层的高度，使得相邻互连线之间沟槽的深宽比增大，在沟槽内金属间介质层中形成的空气隙较大，减小甚至消除寄生电容，提高半导体器件的性能。

摘要： 一种互连线结构和互连线结构的形成方法，其中，互连线结构的形成方法包括：提供半导体衬底，所述半导体衬底中形成有半导体器件；在所述半导体衬底上形成导电层；在所述导电层上形成掩模层；在形成掩模层后，在掩模层和导电层中形成沟槽，所述沟槽的深宽比范围大于0.8；在形成沟槽后，沉积金属间介质层，所述金属间介质层覆盖掩模层并填充沟槽，在沟槽内的金属间介质层中具有空气隙。本发明的导电层上形成掩模层，使得相邻互连线结构之间沟槽的深宽比（沟槽的高度与宽度比）增大，在相邻互连线结构之间形成较大的空气隙，使得相邻互连线之间的介电常数明显减小，显著减小了相邻互连线结构之间的寄生电容，提高了半导体器件的性能。

摘要： 本发明提供的FPGA互连线电路及FPGA互连线延时降低方法，FPGA互连线电路包括开关模块、正反馈电路以及输出缓冲器，正反馈电路的输入端与开关模块的输出端连接，正反馈电路的输出端与输出缓冲器的输入端连接；通过正反馈电路输入端接收到由开关模块输出的信号，将信号进行上拉或者下拉后输出到输出缓冲器；可见本发明可以实现加快信号输出的翻转速度，进而达到减少互联线延时的目的，减少了可编程互联模块占用的延时，在一定程度上优化了可编程互联模块的性能，提高了全芯片的速度。

摘要： 本发明提供一种基于互连线单元的电路拓扑结构以及级联的去嵌方法，首先对器件测试结构、开路测试结构、直通测试结构、短路测试结构分别进行散射参数测试；将直通测试结构中的互连线划分成几个相邻的互连线单元，对互连线单元建立电路单元的拓扑结构和级联模型，计算直通互连线单元、输入互连线单元、输出互连线单元的散射参数；获取短路测试结构中接地互连线和接地通孔的散射参数；将器件测试结构的测试散射参数去除焊盘、输入互连线单元、输出互连线单元、器件接地互连线以及接地通孔的散射参数，得到待测器件的散射参数。本发明结构简单、高精度并具有可缩放性，可以实现传统技术必须依靠复杂结构或不同方式才能分别实现的性能。

摘要： 本发明提供了一种半导体器件的互连线结构及半导体器件的互连线制造方法，利用一刻蚀剂刻蚀位于开口中的介质层，以形成一凹槽在介质层中，其中，在刻蚀形成凹槽的过程中同时生成一钝化薄膜并附着在介质层位于凹槽内的侧壁上，利用钝化薄膜的分隔使刻蚀剂不侧蚀介质层位于凹槽侧壁的部分，由此，能够易于金属互连线填充在凹槽中，从而便可使得金属互连线能够很好的填充在凹槽中，避免了所形成的金属互连线侧处存在一定空洞的问题，提高了所形成的金属互连线及半导体器件的可靠性。

摘要： 本发明提供了一种光刻版、互连线图形的光刻方法及互连线的制备方法，通过将第一互连线图形的一端设计为具有多级台阶状边缘的图形，通过调节台阶的高度与台阶的宽度的大小及比例来控制多级台阶状边缘经OPC修正后的倾斜角，解决了现有工艺中由于设计规则限制，只能制备45°或90°倾斜角的互连线的问题，实现了互连线倾斜角的自由可调，为提高器件的性能提供了一种可行性途径。