记忆体

摘要： 书是人类文明的记忆体。林语堂曾说:“智者阅读群书,亦阅历人生。”浩瀚的书海既承栽了人类文明的传承使命,也跳动着历史长河的标准脉搏。2021年起,本刊策划推出“一书一世界”专栏,用标准化人的专业视角,和读者一起走进书的世界。

摘要： 近日,河南省人民政府公布的第五批河南省非物质文化遗产代表性项目名录共有10大类185项非遗,其中周口市有16项被列入第五批省级非遗,涉及传统技艺、传统美术等7大类。非物质文化遗产是一个国家和民族历史文化成就的重要标志,多数零星地散布民间,以各种物质或非物质的形式存在,是传统文化的载体和记忆体。

摘要： 去年6月,希捷参与了多家厂商对东芝记忆体(全球主要NAND供应商)的收购,并与东芝签订了长期的NAND供应协议。随后,希捷开始在消费级SSD市场接连发力。首先,在完成收购后不久,希捷便以一款酷鱼SSD对尘封多年的消费级SSD产品线进行了更新。随后,就在不久前,希捷接连发布了三款消费级SSD新品,完善了产品布局。我们也在第一时间拿到了几款新品中定位最为高端的FireCuda 510SSD。

摘要： 上一期我们了解了一下主板,结尾我们针对主板的一个重要功能,留下了一个小问题:“一般主板上有几个内存插槽呢?”答案是2个~4个,你答对了吗?为什么主板会选择这样的设计呢?这就要对内存有—定的了解了。所以这一期我们来介绍一下内存,尽管它不属于现在的电脑“三大件”之一,但重要性也是无可替代的。

摘要： 日本科技大厂东芝宣布，3月底前将分拆核心的记忆体晶片业务，并出售该事业约20％股权，借此因应核电部门的巨额减记。根据日本周刊《东洋经济》报导，鸿海董事长郭台铭受访时表示，对东芝出售的资产“有兴趣”，这些资产可能就包括半导体事业。鸿海对东芝的广播设备事业也有兴趣，8K影像技术也是鸿海聚焦的标的，入股或收购部分资产都是可能的选项。

摘要： 德国只有八千万人,却拿了一百零五次诺贝尔奖,按人口比例来说,比美国高得多。按照中国人的理解:德国的小孩一定是赢在起跑点上,小学前已密集接受各类课程,钢琴溜冰样样精通,闲来背诵唐诗宋词英语单字和九因歌,沉重书包比人还重,晚晚做作业到深夜,周末补习班保证考试拿高分。但奇怪,德国宪法竟然明文规定:禁止学前教育。这不等于输在起跑点上?

摘要： 这是一家出售遗忘蛋糕的甜品店。22世纪,人们对大脑记忆体的改造取得了历史性的进步,人类可以选择性地对自己的记忆进行删减、增加,甚至修改。在吃遗忘蛋糕的时候,只要心里一直想着一个人的模样和名字,你就能够在吃完蛋糕以后,

摘要： 数字影像时代的今天,声音与影像的结合,建立起了—种三维的记忆体。每一种声音都不是弱小的载体,它不是无意义的喧哗与骚动,它忠实于真实,忠诚于理想。本期专题,本刊编辑部不仅为大家呈现了热情昂扬的球迷歌曲录制历程、＂二次元＂的虚拟配音世界,更有热映影片《老炮儿》《狼图腾》《舌尖上的新年》幕后的音频制作故事。有声,有流动的记忆。有声,有灵魂的梦想。未来的数字化时代,让我们用声音和影像赋予万物新生,共同打造一场惊艳的自然与科技的合奏。

摘要： 1代码说明1.1P00显示该电脑内的记忆体版本号例如：578A01，如果参考字母不变，可更新该记忆体，即578A03可取代578A01及578A02（表1）。

摘要： 上期的攻略透析中，为大家带来了主线流程及收集要求的相关内容。由于篇幅关系，有关数码宝贝的培养心得，全记忆体入手途径，农场升级和扩张道具的入手途径、以及全数码宝贝的进化表等实用性内容未能一并奉上，故而在本期的研究中心中为各位数码黑客们进行补完，希望为大家带来帮助。

摘要： 以标准CMOS逻辑工艺制作的接面二极管可作为单次可编程(OTP)元件的编程选择器，此OTP元件例如为电性熔丝。此电性熔丝的至少一部分具有至少一扩展区以加速编程。编程选择器可为至少一二极管或一MOS，其可以由MOS通道或源极/漏极二极管导通。OTP元件可有至少一OTP元素耦接至一记忆体单元中的至少一二极管。本发明也揭露编程此电性熔丝的方法。藉由维持编程电流低于一临界电流，可有利达成稳定编程。依据另一实施例，可编程电阻元素也可使用至少一MOS组件作为编程选择器，或藉由导通MOS的源极/漏极二极管或是MOS通道而读取。

摘要： 本发明是有关于一种记忆体的程序化方法及记忆体阵列中记忆胞的程序化方法。该记忆体具有第一记忆胞，其具有第一S/D区并与第二记忆胞共用第二S/D区。第二记忆胞具有与第二S/D区相对的第三S/D区。在程序化第一记忆胞时，施加第一电压到第一记忆胞的控制栅极；施加第二电压到第二记忆胞的控制栅极，使第二记忆胞的通道区处于微开启状态；及施加第三电压到第一S/D区，使第二S/D区浮置，施加第四电压到第三S/D区，且第三电压与第四电压使得载子从第三S/D区流至第一第S/D区，以利用源极侧注入效应将载子注入第一记忆胞的电荷储存层。由于所施加的偏压较低，因此可提升程序化速度、提高元件集积度及获得较大的记忆体裕度。

摘要： 一种记忆体装置、动态随机存取记忆体阵列与记忆体阵列，记忆体装置包括记忆体阵列，记忆体阵列具有：记忆体阵列的第一列中的第一记忆体单元；记忆体阵列的第一列中的第二记忆体单元；第一读取位元线，在列方向上延伸且连接至第一记忆体单元以自第一记忆体单元读取数据；及第二读取位元线，在列方向上延伸且连接至第二记忆体单元以自第二记忆体单元读取数据。

摘要： 以标准CMOS逻辑工艺制作的接面二极管可作为单次可编程(OTP)元件的编程选择器，此OTP元件例如为电性熔丝。此电性熔丝的至少一部分具有至少一扩展区以加速编程。编程选择器可为至少一二极管或一MOS，其可以由MOS通道或源极/漏极二极管导通。OTP元件可有至少一OTP元素耦接至一记忆体单元中的至少一二极管。本发明也揭露编程此电性熔丝的方法。藉由维持编程电流低于一临界电流，可有利达成稳定编程。依据另一实施例，可编程电阻元素也可使用至少一MOS组件作为编程选择器，或藉由导通MOS的源极/漏极二极管或是MOS通道而读取。

摘要： 在本揭示文件的一些态样中，揭示一种记忆体装置、一种记忆体系统以及一种记忆体装置的操作方法。在一些态样中，记忆体装置包含第一电压调节器，用于接收提供至记忆体阵列的字元线电压；耦接至第一电压调节器以提供抑制电压至记忆体阵列的电阻器网络，其中电阻器网络包含多个电阻器，且其中电阻器中的各者串联并耦接至多个电阻器中的相邻者；及包含多个开关的开关网络，其中开关中的各者耦接至多个电阻器中的相应者且透过第二电压调节器耦接至记忆体阵列。

摘要： 本揭示文件的一些态样提出一种记忆体装置、记忆体系统以及操作记忆体装置的方法。此记忆体装置包含以多个行与多个列所排列的多个记忆体单元；多条字元线各自耦接至相对应的一行上的记忆体单元；多条位元线各自耦接至相对应的一列上的记忆体单元；以及多条第二字元线各自耦接至相对应的一列的记忆体单元。

摘要： 本揭示文件揭示了一种记忆体装置、记忆体系统以及记忆体装置的制造方法。该记忆体装置包括多个记忆体单元，记忆体单元中各自包括彼此串联耦合的存取晶体管与电阻器。记忆体单元的电阻器各自形成为设置于基板上方的多个互连结构中的一者。记忆体单元的存取晶体管设置相对于第一金属化层，此第一金属化层含有来自基板的多个互连结构。

摘要： 本揭露是一种记忆体系统、记忆体控制器及延长记忆体单元的寿命的方法。在一个态样中，记忆体控制器向记忆体单元施加具有第一振幅的第一脉冲以将输入数据写入至记忆体单元。在一个态样中，记忆体控制器向记忆体单元施加具有大于第一振幅的第二振幅的第二脉冲以延长记忆体单元的寿命。记忆体单元可包括电阻式记忆体装置或相位变化随机存取记忆体装置。在一个态样中，响应于判定记忆体单元已故障，记忆体控制器向记忆体单元施加第二脉冲以修复记忆体单元。在一个态样中，在记忆体单元故障之前，记忆体控制器周期性地向记忆体单元施加第二脉冲。

摘要： 本发明是有关于一种记忆体的程序化方法及记忆体阵列中记忆胞的程序化方法。该记忆体具有第一记忆胞，其具有第一S/D区并与第二记忆胞共用第二S/D区。第二记忆胞具有与第二S/D区相对的第三S/D区。在程序化第一记忆胞时，施加第一电压到第一记忆胞的控制栅极；施加第二电压到第二记忆胞的控制栅极，使第二记忆胞的通道区处于微开启状态；及施加第三电压到第一S/D区，使第二S/D区浮置，施加第四电压到第三S/D区，且第三电压与第四电压使得载子从第三S/D区流至第一第S/D区，以利用源极侧注入效应将载子注入第一记忆胞的电荷储存层。由于所施加的偏压较低，因此可提升程序化速度、提高元件集积度及获得较大的记忆体裕度。

摘要： 一种记忆体装置及其操作该记忆体装置的方法，记忆体装置包括多个记忆体阵列和控制器其具有多个缓冲器，这些缓冲器包括连接到第一记忆体阵列的第一缓冲器和连接到第二记忆体阵列的第二缓冲器，第一和第二记忆体阵列设置在控制器的相对两侧。记忆体装置可包括第一导线，在第一方向上延伸且连接到第一缓冲器；第二导线，在第一方向上延伸且连接到第二缓冲器；以及第三导线，连接到第一导线和第二导线，且电性连接到控制器，而第一导线和第二导线有基本上相同的长度。