解码电路

摘要： 通过基于研华 DAQ 板卡的开发平台,完成了多路模拟切换器、解码电路和阻抗检测电路的设计,为汽车线束检测系统搭建了一个良好的硬件平台,通过检测软件送入不同的值给硬件的数据采集卡的数字 I/O 来选择被测点,然后再从每一个回路中读取电压信号,把电压信号送入计算机,由检测软件进行分析、处理、显示,使硬件系统其能够成为 LabVIEW软件应用开发的平台。

摘要： 欧博CONSONANCE Reference CDD7解码数播RCDD7是一台Hi-End级别的、集CD唱片播放和高清解码功能为一身的多功能播放设备。CD碟片播放采用高稳定车载吸入式机芯读取,缓存后交解码处理;解码芯片采用ES9038,解码电路板采用插拔式结构,便于今后升级需要。

摘要： 针对旋转变压器解码电路误差对永磁同步电机(PMSM)转子位置检测精度的影响,深入分析了解码电路工作原理,基于角度/速度观测器,设计了一种高精度快响应的旋转变压器信号估算方法.电路采用低电压运放MCA33202对旋变输出正弦和余弦信号进行解码,基于解码后的估算角度构建了单位反馈闭环系统,优化了解码电路关键器件参数,提高了PMSM转子位置检测精度.通过1台2.5 kW高速PMSM验证了该算法的有效性和可行性.

摘要： 对于标签芯片,降低系统时钟频率是降低功耗、提高通讯距离的最有效手段.首先从理论上按照一种等效判决方法推导出PIE解码电路的更低时钟频率,提出了一种低时钟频率下基于ISO 18000-6 TYPE C协议的UHF RFID标签芯片解码电路的实现方案.设计的解码电路大幅度降低了标签芯片解码电路功耗,提高了标签响应灵敏度.%For the tag chip,reducing the system clock frequency is the most effective way to reduce power consumption and to improve its communication distance.A lower decoding clock frequency is derived according the equivalent judgment method,and the implementation scheme is proposed.The decoding circuit designed in this paper greatly reduces the power consumption of the chip and improves the response sensitivity of the tag.

摘要： 线性差动式位移传感器(LVDT)由于其灵敏度高、线性度好、分辨率高、寿命长、可靠性高等优点,已广泛应用于机载测试系统中;为了设计出精度高,稳定性好,能够满足机载测试需求的LVDT传感器解码电路,分析了LVDT传感器磁芯位移与输出电压信号的关系,研究了AD698的内部解调原理,设计出了基于AD698的信号解码电路;该电路通过外围元器件产生传感器所需的激励信号,并对激励信号和传感器输出信号进行解调得到与传感器磁芯位移成正比的直流电压;最后通过实验验证该电路具有结构简单、稳定性高、精度高的优点,能够满足机载测试的要求,且该电路已经过高低温和振动试验,并成功应用于机载测试采集系统中.%The Linear differential displacement sensor (LVDT) has been widely used in airborne testing system,due to its high sensitivity,good linearity,high resolution,long service life and high reliability.In order to design an LVDT decoding circuit that have a high accuracy,good stability and can meet the demand of airborne testing,the relationship between core displacement and the output voltage signal of an LVDT sensor has been analyzed,the internal AD698 demodulation principle has been studied,then an signal decoding circuit based on AD698 has been designed.The circuit produces the excitation signal by peripheral components,and gets the DC voltage that is proportional to the magnetic core displacement by demodulating the excitation signal and the output signal.Then,the precision and stability of the decoding circuit has been verified,it's show that the circuit can meet the requirements of airborne test,now the circuit has been completed gentle vibration test and successfully used in airborne testing system.

摘要： 针对金融、商业、邮电等消费领域对磁卡读卡器的要求,为实现低误码率,解决用户刷卡速度不一的问题,基于巨磁电阻(GMR)传感器,提出了一种新型三磁道磁卡读卡器的设计方案.该方案以解码芯片M3-2300-LOL为平台,设计了滤波电路和解码电路,实现了对三磁道磁卡的信息采集、分析和读取.经实验测试表明:巨磁电阻磁头可替代传统薄膜感应(TFI)磁头,该磁卡阅读系统运行稳定,效果良好.

摘要： 对于很多“木耳”用户来说,一部千元手机加一个廉价耳塞就能听得如痴如醉,但对于真正的音乐爱好者来说,这些只能勉强发声的东东显然无法满足他们的要求。于是一些号称可达到Hi-Fi效果的便携式播放器就出现了,价格从几百元到几千元不等。那么对于普罗大众来说,如何能花不足千元选购到一台令自己满意的产品呢？

摘要： 为了准确获得增量式编码器的转角位置，根据编码器两路信号输出的方波相差90°的特点，设计了增量式编码器的解码电路，将编码器的原始输出信号转变为计数和方向两组信号。采用STC单片机对处理后的信号进行了处理运算，实现了转角的准确显示，为其在二维转台控制中的应用提供了基础。

摘要： 该文分析了卫星数字视频广播（DVB-S）信源解码的原理，提出一种实现方案，即采用AViA系列芯片作为信源解码电路，利用自己开发的CPU控制电路，实现了DVB-S的信源解码。

摘要： 本文介绍了AD公司16位定点数字信号处理芯片ADSP-2191在MPEG2视频解码中的设计及应用.

摘要： 本文介绍了AD公司16位定点数字信号处理芯片ADSP-2191在MPEG2视频解码中的设计及应用.

摘要： 本文介绍了AD公司16位定点数字信号处理芯片ADSP-2191在MPEG2视频解码中的设计及应用.

摘要： 本文介绍了AD公司16位定点数字信号处理芯片ADSP-2191在MPEG2视频解码中的设计及应用.

摘要： 描述了用于解码可编程的、在某些实施例中可再写的无源元件存储器单元的示例存储器阵列的电路和方法，它们对于具有多于一个存储器平面的极密的三维存储器阵列是特别有用的。另外，描述了用于选择这样的存储器阵列的一个或多个阵列块、用于选择所选阵列块内的一条或多条字线以及位线、用于向或从所选阵列块内的所选存储器单元传送数据信息以及用于向未选阵列块传送未选偏压状况的电路和方法。解码器电路以相对低的电压操作，直到其输出稳定。然后，操作电压增加并且阵列线驱动器的总线被施加脉冲以调节。

摘要： 编码电路(1)具备：极化编码部(12)，其能够进行N比特的极化码的编码；冻结比特附加部(10)，其通过对输入信号附加冻结比特而生成第1序列；以及比特配置变更部(11)，其按照与N比特以下的Nt比特和N比特之比相应的配置规则，将第1序列配置到N比特的第2序列内，在Nt比特小于N比特的情况下，将第2序列内的配置了第1序列的位置以外的比特位置的比特值设为0，由此生成第2序列，将第2序列向极化编码部(12)输入，其中，该Nt比特是作为编码对象的极化码的码长，通过抽稀处理生成Nt比特的码字，该抽稀处理是基于极化编码部(12)对第2序列进行编码的编码结果而进行的。

摘要： 本发明提供一种解码器电路以及解码器电路的设计方法，所述解码器电路配备非常简洁、且基础的电路，仅通过组合基础的电路就能够与不同位数的二进制输入对应。n位解码器电路具备：根据选择信号S的设定，作为输出信号OA输出‘0’或是输出‘1’或者输出输入信号IA的2n个基本电路、以及(n‑1)位解码器电路。(n‑1)位解码器电路在n≥3的情况下，具备2(n‑1)个基本电路和(n‑2)位解码器电路，在n＝2的情况下，具备1位解码器电路。作为温度计输出THM(1)，1位解码器电路在二进制输入BIN＝‘0’的情况下输出‘00’，在二进制输入BIN＝‘1’的情况下输出‘01’。

摘要： 本发明涉及一种单通道通信编码方法、解码方法、编码电路及解码电路，单通道通信编码方法包括：将时钟信号和数据信号合成一路长短码信号；长短码信号包括长码信号和短码信号，长码信号的脉宽与时钟信号一致，短码信号的脉宽与时钟信号一致；长码信号与短码信号的占空比不同，本编码方法同时编码时钟信号和数据信号，能降低电路复杂度，以及减少芯片封装打线。

摘要： 本发明提供一种解码方法、解码电路、存储器存储装置与控制电路单元。此解码方法包括：读取每一个存储单元的数据比特；对数据比特执行奇偶检查程序以产生多个校验子；在低密度奇偶检查码的迭代解码中，根据校验子取得每一个数据比特的可靠度信息，并且根据可靠度信息决定所述数据比特中一错误比特的索引；判断错误比特的索引与校验子是否符合奇偶条件；以及若错误比特的索引与校验子符合奇偶条件，停止迭代解码并输出错误比特的索引。藉此，可以减少解码所造成的延时。

摘要： 本发明涉及一种单通道通信编码方法、解码方法、编码电路及解码电路，单通道通信编码方法包括：将时钟信号和数据信号合成一路长短码信号；长短码信号包括长码信号和短码信号，长码信号的脉宽与时钟信号一致，短码信号的脉宽与时钟信号一致；长码信号与短码信号的占空比不同，本编码方法同时编码时钟信号和数据信号，能降低电路复杂度，以及减少芯片封装打线。

摘要： 本发明涉及一种单通道通信编码方法、解码方法、编码电路及解码电路，单通道通信编码方法包括：将时钟信号和数据信号合成一路长短码信号；长短码信号包括长码信号和短码信号，长码信号的脉宽与时钟信号一致，短码信号的脉宽与时钟信号一致；长码信号与短码信号的占空比不同，本编码方法同时编码时钟信号和数据信号，能降低电路复杂度，以及减少芯片封装打线。

摘要： 编码电路、解码电路、编码方法、解码方法和发送装置。一种编码电路包括：分配器，该分配器被配置为将多级调制的星座内的多个符号当中的与多个比特串的值对应的符号分配；转换器，该转换器被配置为将不包括第一比特串的各个比特串的值进行转换，使得所述星座内的区域越靠近所述星座的中心，被分配到所述区域中的符号的数量越大；开关，该开关被配置为在第一纠错码被插入的第一时间段与所述第一纠错码未被插入的第二时间段之间切换；以及插入器，该插入器被配置为按照所述切换在所述第二时间段中根据第二比特串生成所述第一纠错码，并且在所述第一时间段中将所述第一纠错码插入两个或更多个比特串中。

摘要： 编码电路、解码电路、编码方法和解码方法。一种编码电路包括：分配器，其向第一帧内的比特串分配符号；转换器，其对除了预定比特串之外的目标比特串的值进行转换，使得随着星座图内的区域越靠近星座图的中心，分配在该区域中的符号的数量越大；发生器，其产生比特串的误差校正码；以及插入电路，其使误差校正码延迟并将误差校正码插入在第一帧之后的第二帧内的预定比特串中，其中，分配器向比特串分配与目标比特串的值对应的一个符号，所述一个符号在与预定比特串的值对应的象限内，并且其中，转换器基于预定比特串的值来切换转换前后的目标比特串的值之间的关联关系。

摘要： 解码电路及具有该解码电路的半导体存储器装置。半导体存储器装置包括存储器单元阵列、缓冲器单元、控制逻辑、以及解码单元。存储器单元阵列包括多个存储器单元。联接到存储器单元阵列的缓冲器包括第一存储区、第二存储区和转换存储区。控制逻辑输出表示缓冲器的操作模式的模式控制信号。解码电路基于模式控制信号，将缓冲器的操作模式控制为使得转换存储区作为主存储区和修复存储区中任何之一操作。