衬底

摘要： 采用全反射X射线荧光光谱(total reflection X-ray fluorescence,TXRF)和X射线光电子能谱(X-ray photo-electron spectroscopy,XPS)检测方法研究InAs衬底化学机械抛光后经过不同湿法化学溶液联合作用后衬底表面的金属杂质残留浓度和氧化物组分的变化。湿法化学清洗后的InAs表面检测到金属杂质Si,K和Ca,它们的浓度随溶液组合的变化而变化。金属杂质残留浓度较高的InAs衬底表面同时也测得较多粒径为80 nm的颗粒。提出了一种行之有效的InAs衬底湿化学清洗方法,可制备出金属杂质残留少、颗粒少、氧化层薄InAs衬底表面,此表面有利于MOCVD方法生长高质量InAs/GaSb超晶格红外探测器外延。

摘要： 以Mg_(2)Si烧结靶为靶材,采用磁控溅射法在Si、石英和Al_(2)O_(3)衬底上先沉积一层Mg_(2)Si非晶薄膜,再进行退火处理,研究了衬底类型、退火温度及退火时间对Mg_(2)Si多晶薄膜结构的影响。结果表明:Si、石英、Al_(2)O_(3)三种衬底上Mg_(2)Si薄膜的最优退火温度和退火时间均为350◦C和1 h。Al_(2)O_(3)衬底上的Mg_(2)Si薄膜结晶质量最佳,Si衬底上的薄膜次之,石英衬底上的薄膜结晶质量最不理想,分析表明这种差异主要源于衬底与薄膜之间的热失配不同。

摘要： 采用液封直拉(LEC)法批量生长的直径2英寸(1英寸=2.54 cm)n型Te-GaSb(100)单晶的位错腐蚀坑密度(EPD)通常低于300 cm^(-2),达到无位错水平。本文利用X射线摇摆曲线以及倒易空间图(RSM)对这种GaSb单晶抛光衬底的晶格完整性和亚表面损伤情况进行了分析表征,结果表明经过工艺条件优化的化学机械抛光处理,GaSb单晶衬底表面达到原子级光滑,不存在亚表面损伤层。利用分子束外延在这种衬底上可稳定生长出高质量的Ⅱ类超晶格外延材料并呈现出优异的红外探测性能。在此基础上,对CaSb衬底材料的物性、生长制备和衬底加工条件之间的内在关系进行了综合分析。

摘要： 当两个晶格常数不同或具有相对转角的二维材料叠加在一起时,可形成莫尔超晶格结构,其电学性质对层间堆垛方式、旋转角度和衬底具有很强的依赖性.例如,双层石墨烯的旋转角度减小到一系列特定的值(魔角)时,体系的费米面附近出现平带,电子-电子相互作用显著增强,出现莫特绝缘体和非常规超导量子物态.对于具有长周期性的莫尔超晶格体系,层间相互作用所引起的晶格弛豫会使原子偏离其平衡位置而发生重构.本文主要围绕晶格自发弛豫和衬底对石墨烯莫尔超晶格物性的影响展开综述.从理论和实验的角度出发,阐述旋转双层石墨烯、旋转三层石墨烯、以及石墨烯与六方氮化硼堆垛异质结等体系中自发弛豫对其能带结构和物理性质的影响.最后,对二维莫尔超晶格体系的研究现状进行总结和展望.

摘要： 锗基集成电子学的发展潜力源于其极高的载流子迁移率以及与现有的硅基和锗基半导体工业的兼容性,而锗烯微小带隙能带特点极大程度地阻碍其应用.因此,在不降低载流子迁移率的情况下,打开一个相当大的带隙是其应用于逻辑电路中首先要解决的问题.本文采用范德瓦耳斯力修正的密度泛函理论计算方法,研究了电场作用下有机分子吸附和衬底对锗烯原子结构和电学性质的影响.研究结果表明,有机分子吸附和衬底通过弱相互作用破坏了锗烯亚晶格的对称性,从而在狄拉克点上打开了相当大的带隙.苯/锗烯和六氟苯/锗烯体系均在K点打开了带隙.当使用表面完全氢化的锗烯(锗烷HGeH)衬底时,苯/锗烯/HGeH和六氟苯/锗烯/HGeH体系的带隙可进一步变宽,带隙值分别为0.152和0.105 eV.在外电场作用下,上述锗烯体系可实现大范围的近似线性可调谐带隙.更重要的是,载流子迁移率在很大程度上得以保留.本文提出了一种有效的可调控锗烯带隙的设计方法,为锗烯在场效应管和其他纳米电子学器件中的应用提供了重要的理论指导.

摘要： 本论文利用脉冲激光沉积法在普通玻璃、SrTiO3(100)单晶衬底上分别制备得到La0.7Sr0.3MnO3/SiO2和La0.7Sr0.3MnO3/SrTiO3(100)薄膜,研究衬底对La0.7Sr0.3MnO3物理特性的影响。实验结果表明:在普通玻璃衬底上制备得到纯相多晶LSMO薄膜,在SrTiO3(100)单晶衬底上制备得到具有外延取向生长的LSMO薄膜;在磁性方面,La0.7Sr0.3MnO3/SiO2薄膜的居里温度(Tc)低于LSMO/SrTiO3(100)薄膜。在Tc以下,LSMO/SiO2薄膜的矫顽力和磁化磁强度均大于LSMO/SrTiO3(100)薄膜;在电性方面,两个样品的电阻率温度曲线存在明显区别:LSMO/SiO2薄膜存在两个转变点,并且在整个测量温区(5~400 K)均表现出明显的磁电阻效应,最大磁电阻值达到−98%;对于LSMO/SrTiO3(100)样品,电阻率温度曲线中仅在高温区(350 K附近)存在一个转变点。且仅在M-I转变温度附近有明显的磁电阻现象,最大磁电阻值为−53.12%。从以上研究结果可以看出,不同衬底条件对LSMO薄膜的微结构有明显影响,进而对其磁性、磁电阻特性产生调制作用。这一结果在钙钛矿锰氧化物复合结构材料物理特性调制研究以及在自旋电子器件中的应用研究具有很好的参考意义。

摘要： 碳化硅材料由于其在高温、高频、高压等条件下的优势,是制造高压电力电子器件的理想衬底材料,在智能电网、轨道交通、电动汽车、新能源并网、开关电源、工业电机以及家用电器等领域具有重大的应用前景和产业价值.

摘要： 芯片制备工艺完成后,给芯片留有一定厚度的衬底,同时利用丝切割技术将多余的碲锌镉衬底取下,并对其进行重复抛光处理.碲锌镉衬底的锌值分布及半高宽(Full Width at Half Maximum,FWHM)测试结果表明,碲锌镉衬底质量较好,可以再次用来制备液相外延碲镉汞薄膜.该薄膜经过标准探测器芯片工艺后,性能合格.该研究使原本要完全去除的衬底得以重复利用,提高了碲锌镉衬底的利用率,降低了探测器的制造成本.

摘要： 拉曼光谱被广泛应用于表征少层石墨烯的基本特性。然而,所用Si衬底表面SiO_(2)的厚度以及激发波长对采集到的石墨烯拉曼散射信号的强度有很大影响。为此,根据菲涅尔公式,采用递推法得到入射激光经空气-石墨烯-二氧化硅-硅多层膜多级干涉后的拉曼散射G峰强度公式。数值模拟结果表明,选取合适的SiO_(2)厚度和激发波长能够显著地增强石墨烯拉曼散射信号G峰的强度。

摘要： 拉曼光谱被广泛应用于表征少层石墨烯的基本特性。然而,所用Si衬底表面SiO_(2)的厚度以及激发波长对采集到的石墨烯拉曼散射信号的强度有很大影响。为此,根据菲涅尔公式,采用递推法得到入射激光经空气-石墨烯-二氧化硅-硅多层膜多级干涉后的拉曼散射G峰强度公式。数值模拟结果表明,选取合适的SiO_(2)厚度和激发波长能够显著地增强石墨烯拉曼散射信号G峰的强度。

摘要： 利用射频磁控溅射法在低阻Si,SiO2/Si以及Pt/Ti/SiO2/Si等不同衬底上制备了Pb(Zr0.8Ti0.2)O3薄膜.利用XRD,SEM等对薄膜的结构性能进行了分析,结果发现不同衬底对溅射制备的PZT薄膜的结构有很大影响.在Pt/Ti/SiO2/Si衬底上制备的PZT薄膜经600°C退火1h后,薄膜表面光滑、无裂纹,XRD分析显示PZT薄膜呈完全钙钛矿结构,测试PZT薄膜的电学性能,表明PZT薄膜具有良好的介电性能.

摘要： 本文采用溶胶-凝胶法分别在晶态衬底Si/SiO2/Ti/Pt和无定形态衬底Si/SiO2上制备了ZnO压电薄膜.以X射线衍射仪和原子力显微镜研究了薄膜的002择优取向度和表面形貌.结果表明,采用溶胶-凝胶法在Si/SiO2/Ti/Pt和Si/SiO2衬底上都能制备出具有较好择优取向,表面粗糙度低的ZnO薄膜,而且由于Pt和ZnO的晶格失配度较小,在Si/SiO2/Ti/Pt衬底上生长的ZnO薄膜形成002择优取向的退火温度低于在Si/SiO2衬底上生长的薄膜形成002择优取向的退火温度.

摘要： 本文利用碱性抛光液对蓝宝石衬底材料进行了化学机械抛光,并对蓝宝石衬底化学机械抛光(简称CMP)的机理及其理论模型进行了深入的研究,完善了蓝宝石CMP抛光速率的半经验公式.根据实验数据,就温度、压力及pH值对CMP抛光速率的影响进行了详细的讨论,得出了这些参数对蓝宝石衬底CMP过程及加工表面质量的影响趋势.

摘要： 平均位错密度(EPD)是评价晶体质量的重要指标之一,衬底的位错密度直接影响到外延膜的位错密度,进而影响到器件的性能.

摘要： 采用可溶性无机盐为原料,利用溶胶-凝胶法分别在AlO和Si(111)/SiO/Ti/Pt的衬底材料上制备了SrBiTaO铁电薄膜.通过SEM及XRD等微观分析手段,研究了不同衬底材料对凝胶膜与晶态膜的开裂情况.成相情况,晶体取向及微观结构等方面的影响.从实验和理论方面进行了探讨,为无机盐溶液源制备SrBiTaO铁电薄膜提供了研究基础.

摘要： 本文介绍了使用EB-PVD法制备的Si膜性能,如膜-基结合强度、残余应力、孔隙率等.研究发现,只有当衬底温度在优化温度范围内时,膜-基系统才有优良的抗热震性及膜-基结合强度,硅膜晶体结构为柱状晶.衬底温度过高或过低都不利于膜-基系统性能的提高.但当温度比较高时,硅膜的孔隙率可能下降,却会增加膜-基系统中的残余应力.对硅膜性能影响较大的因素还有衬底表面光洁度等.

摘要： 提供一种衬底固持器、衬底支撑设备、衬底处理设备以及衬底处理方法。明确地说，提供一种适于改进处理效率和衬底的背表面处的蚀刻均匀性的衬底固持器、衬底支撑设备、衬底处理设备以及衬底处理方法。

摘要： 本发明涉及一种用于通过将平面衬底(2，2′)的接触侧(2o)与载体衬底(5，5′)的支撑面(5o)对准、接触和接合来制造衬底‑产品衬底‑组合的方法，其中，所述衬底(2，2′)在接触时具有比所述载体衬底(5，5′)的平均直径d2更大的平均直径d1。此外，本发明还涉及一种用于通过将平面衬底(2，2′)的接触侧(2o)与载体衬底(5，5′)的支撑面(5o)对准、接触和接合来制造衬底‑产品衬底‑组合的衬底(2，2′)，其中，所述衬底(2，2′)具有直径d1，该直径在背面减薄时可通过所述衬底(2，2′)的横截面的形状在其周缘轮廓(2u)上减小。另外，本发明还涉及一种相对应的设备和一种用于将具有平均直径d1的平面衬底(2)用于与具有平均直径d2的载体衬底(5)进行对准和接触以便对所述平面衬底(2)进行再加工的用法，其中，平均直径d1大于平均直径d2。

摘要： 提供一种衬底卡盘单元，其包含：载体，所述载体包含平坦主体和所述主体的侧表面上的粘性卡盘，且将衬底粘附到所述粘性卡盘的侧表面；以及提升杆，所述提升杆在通过吸附力固持所述衬底的同时垂直移动，以将所述衬底放置在所述粘性卡盘的所述侧表面上或从所述粘性卡盘移除所述衬底。将衬底粘附到具有粘性的所述粘性卡盘。因此，作为薄板型衬底的衬底可在平坦状态中粘附。因此，可稳定地制造薄板型显示器面板，且可将衬底有效地固持在真空条件下。

摘要： 根据本发明的制造半导体衬底的方法包括：制备包括半导体材料的籽晶衬底(1)的步骤，在籽晶衬底(1)上执行离子注入的步骤，由此离子注入层(2)形成为距离籽晶衬底(1)的主表面的表面一定深度；利用气相合成方法在籽晶衬底(1)的主表面上生长半导体层(3)的步骤；以及通过利用光(4)照射半导体层(3)和/或籽晶衬底(1)的主表面的表面的步骤，由此分离包括籽晶衬底的至少一部分(1a)和半导体层(3)的半导体衬底(5)。

摘要： 提供一种衬底固持器、衬底支撑设备、衬底处理设备以及衬底处理方法。明确地说，提供一种适于改进处理效率和衬底的背表面处的蚀刻均匀性的衬底固持器、衬底支撑设备、衬底处理设备以及衬底处理方法。

摘要： 钽酸锂单晶体衬底是具有36°Y‑49°Y切向的晶体取向的旋转Y切向LiTaO3单晶体衬底，其特征在于：所述衬底从其表面向其一定深度中用Li扩散，使得所述衬底具有展示出在所述衬底表面与所述衬底的所述深度之间的Li浓度差异的Li浓度分布；并且所述衬底以单偏振处理进行处理，因此所述Li浓度从所述衬底表面到相当于在LiTaO3衬底表面中传播的表面声波或泄漏表面声波的波长的5‑15倍的深度是大致上一致的。

摘要： 提供一种导电性衬底，其包括：透明基材；金属层，其形成在所述透明基材的至少一个面上；以及黑化层，其通过湿式法而形成在所述金属层上。

摘要： 本发明涉及一种用于通过将平面衬底(2，2′)的接触侧(2o)与载体衬底(5，5′)的支撑面(5o)对准、接触和接合来制造衬底-产品衬底-组合的方法，其中，所述衬底(2，2′)在接触时具有比所述载体衬底(5，5′)的平均直径d2更大的平均直径d1。此外，本发明还涉及一种用于通过将平面衬底(2，2′)的接触侧(2o)与载体衬底(5，5′)的支撑面(5o)对准、接触和接合来制造衬底-产品衬底-组合的衬底(2，2′)，其中，所述衬底(2，2′)具有直径d1，该直径在背面减薄时可通过所述衬底(2，2′)的横截面的形状在其周缘轮廓(2u)上减小。另外，本发明还涉及一种相对应的设备和一种用于将具有平均直径d1的平面衬底(2)用于与具有平均直径d2的载体衬底(5)进行对准和接触以便对所述平面衬底(2)进行再加工的用法，其中，平均直径d1大于平均直径d2。

摘要： 本发明提供了一种衬底处理模块、包括该衬底处理模块的衬底处理设备以及衬底传输方法。该衬底处理模块包括：具有通道的腔室，通道形成在其一侧上并允许衬底通过其进入或离开；安装在腔室内的第一基座，其设置在通道的前面，具有以贯穿的方式形成在其上表面中的至少一个通孔，并且允许衬底在处理期间放置在其上；安装在腔室内的第二基座，其设置到第一基座的后面，并且允许衬底在处理期间放置在其上；设置在腔室内并基于预设位置旋转的旋转部件；连接到旋转部件的支架，支架与旋转部件一起旋转并具有允许衬底放置在其上的安装表面；连接到旋转部件并驱动旋转部件将支架移动到对应于第一基座的备用位置或对应于第二基座的输送位置的支架驱动模块。

摘要： 本发明提供一种使衬底与衬底检查装置的探针卡抵接的使衬底与探针卡抵接的衬底抵接装置，其能够良好地对设置在衬底上的半导体器件进行电特性检查。使衬底与探针卡抵接的衬底抵接装置包括：将晶片(W)与晶片板(24)一起搬送到与探针卡(19)相对的位置的载置台(15)；使搬送后的晶片(W)与晶片板(24)一起在探针卡(19)方向上移动而使晶片(W)的半导体器件的多个电极抵接到探针卡(19)的多个探针(19b)后，使晶片W进一步向探针卡(19)移动的升降装置(15a)；对探针卡(19)和晶片板(24)之间的空间(S)进行减压来保持半导体器件的电极和探针卡(19)的探针(19b)的抵接状态的减压路径(26)；和将载置台(15)的卡盘部件(14)从晶片板(24)分离的升降装置(15a)。