DDR2

摘要： 针对HD-SDI高清即高分辨率高传输速率的要求,提出了一种基于FPGA的高清视频采集系统,并给出了详细的系统实现方案.利用Xilinx FPGA的Rocket I/O GTP对均衡后的HD-SDI高清视频信号进行采集,解码后在2片DDR2中进行乒乓缓存,利用CYCPRESS的EZ-USB FX3实现USB3.0的数据控制及采集.结果表明,该方案设计能够满足高清HD-SDI视频采集要求且具有成本低、适用性广等优点.

摘要： 对同步动态随机存储器(SDRAM)的时序参数进行了分析,并采用Shmoo测试方法,对某国产DDR2 SDRAM的tRCD、tRAS、tRP、tRC、tCK等时序参数的容限进行了测试.通过与JEDEC标准的对比验证,证明该产品的时序参数满足JEDEC标准的要求,并得到了相关参数的容限,为该类产品的质量评估和可靠应用提供了参考.

摘要： 在舰载、机载等嵌入式信息处理设备中,TMS320C6455应用非常广泛,但是TMS320C6455的内部空间有限,为了解决TMS320C6455内部程序存储空间不够用的问题,在TMS320C6455+DDR2芯片的硬件设计方案下,研究了TMS320C6455应用程序的外部Flash加载方法及其烧写程序.提出了将应用程序加载到外部存储空间DDR2芯片上的软件设计方法,并且提出了一种不需要转换格式就可以通过烧写程序将用户程序写入Flash的方法,给出了二次加载程序的汇编代码及烧写程序的核心代码.这些代码在项目实践中验证了其正确性.

摘要： 在舰载、机载等嵌入式信息处理设备中,TMS320C6455应用非常广泛,但是TMS320C6455的内部空间有限,为了解决TMS320C6455内部程序存储空间不够用的问题,在TMS320C6455+DDR2芯片的硬件设计方案下,研究了TMS320C6455应用程序的外部Flash加载方法及其烧写程序。提出了将应用程序加载到外部存储空间DDR2芯片上的软件设计方法,并且提出了一种不需要转换格式就可以通过烧写程序将用户程序写入Flash的方法,给出了二次加载程序的汇编代码及烧写程序的核心代码。这些代码在项目实践中验证了其正确性。

摘要： 如今在FPGA系统设计当中,系统的复杂程度越来越高,对内存的要求也越来越高,综合体积、容量等都要考虑,DDR2已成为FPGA系统的首选.本文档以AX515开发板为例,为大家介绍ALTEMPHY IP核的设置步骤,DDR读写和控制及仿真的方法.

摘要： 本文主要介绍了MPC8321芯片及其主要功能结构,并围绕这款芯片设计出一款性能高且扩展性强的接入路由器。重点详述了硬件总体设计思路及框图、关键电路设计、网管接口设计及接口布局设计等主要部分。在关键电路设计部分,分为电源设计方案、DDR2设计方案及时钟分配方案进行详细叙述。最后对此设计的意义作了总结。

摘要： 本文主要介绍了MPC8321芯片及其主要功能结构,并围绕这款芯片设计出一款性能高且扩展性强的接入路由器。重点详述了硬件总体设计思路及框图、关键电路设计、网管接口设计及接口布局设计等主要部分。在关键电路设计部分,分为电源设计方案、DDR2设计方案及时钟分配方案进行详细叙述。最后对此设计的意义作了总结。

摘要： 本文主要介绍了MPC8321芯片及其主要功能结构,并围绕这款芯片设计出一款性能高且扩展性强的接入路由器。重点详述了硬件总体设计思路及框图、关键电路设计、网管接口设计及接口布局设计等主要部分。在关键电路设计部分,分为电源设计方案、DDR2设计方案及时钟分配方案进行详细叙述。最后对此设计的意义作了总结。

摘要： 本文主要介绍了MPC8321芯片及其主要功能结构,并围绕这款芯片设计出一款性能高且扩展性强的接入路由器。重点详述了硬件总体设计思路及框图、关键电路设计、网管接口设计及接口布局设计等主要部分。在关键电路设计部分,分为电源设计方案、DDR2设计方案及时钟分配方案进行详细叙述。最后对此设计的意义作了总结。

摘要： 随着计算机内存工作频率越来越高,抑制多条并行信号线之间的干扰变得越来越困难,阻碍了并行存储器技术的进一步发展。全缓冲存储器FBD技术在并行存储器的基础上,借助于串行技术,提高了数据传输速率,降低了存储系统实现难度,成为未来几年存储技术的发展方向。本文详细分析了FBD存储技术的系统结构、工作流程和报文格式,阐述了FBD系统时钟分布技术和读写操作时序,并对FBD存储系统的访问带宽和延时进行了分析和研究。

摘要： 随着计算机内存工作频率越来越高,抑制多条并行信号线之间的干扰变得越来越困难,阻碍了并行存储器技术的进一步发展。全缓冲存储器FBD技术在并行存储器的基础上,借助于串行技术,提高了数据传输速率,降低了存储系统实现难度,成为未来几年存储技术的发展方向。本文详细分析了FBD存储技术的系统结构、工作流程和报文格式,阐述了FBD系统时钟分布技术和读写操作时序,并对FBD存储系统的访问带宽和延时进行了分析和研究。

摘要： 随着计算机内存工作频率越来越高,抑制多条并行信号线之间的干扰变得越来越困难,阻碍了并行存储器技术的进一步发展。全缓冲存储器FBD技术在并行存储器的基础上,借助于串行技术,提高了数据传输速率,降低了存储系统实现难度,成为未来几年存储技术的发展方向。本文详细分析了FBD存储技术的系统结构、工作流程和报文格式,阐述了FBD系统时钟分布技术和读写操作时序,并对FBD存储系统的访问带宽和延时进行了分析和研究。

摘要： 随着计算机内存工作频率越来越高,抑制多条并行信号线之间的干扰变得越来越困难,阻碍了并行存储器技术的进一步发展。全缓冲存储器FBD技术在并行存储器的基础上,借助于串行技术,提高了数据传输速率,降低了存储系统实现难度,成为未来几年存储技术的发展方向。本文详细分析了FBD存储技术的系统结构、工作流程和报文格式,阐述了FBD系统时钟分布技术和读写操作时序,并对FBD存储系统的访问带宽和延时进行了分析和研究。

摘要： DDR2内存正在逐步成为计算机系统的主流存储器配置,其采用的双沿数据传输技术提高了数据传输率,但同时却减小了数据有效窗口,而源同步技术也增加了读取数据的采样难度。本文介绍了一种改进的DDR2内存控制器数据采样电路,可以有效提高读取数据采样的稳定性,对于高性能计算系统中的内存控制器设计具有积极的工程意义。

摘要： DDR2内存正在逐步成为计算机系统的主流存储器配置,其采用的双沿数据传输技术提高了数据传输率,但同时却减小了数据有效窗口,而源同步技术也增加了读取数据的采样难度。本文介绍了一种改进的DDR2内存控制器数据采样电路,可以有效提高读取数据采样的稳定性,对于高性能计算系统中的内存控制器设计具有积极的工程意义。

摘要： 本发明公开了一种N4‑(2,5‑二甲氧基苯基)‑嘧啶二胺类靶向DDR1抑制剂及其制备方法与应用。本发明的N4‑(2,5‑二甲氧基苯基)‑嘧啶二胺类化合物表现出对3株DDR1高表达的细胞具有一定的抗肿瘤活性。根据抗肿瘤活性测试结果，化合物X 06在A549、A431和HCT116细胞中表现了优于先导药Yfq07的生物活性(IC50＝0.81～3.73μM)；DDR1激酶测试结果显示，在10μM浓度下X 06的DDR1激酶抑制率达64.6％，选择性较先导化合物Yfq07高出近3倍。

摘要： 本发明公开一种兼容DDR1、DDR2和DDR3的电荷泵电源及升压方法，电荷泵电源包括：若干电荷泵、电源监测电路和逻辑控制电路；所述若干电荷泵用于实现输入电源vext到目标高压的转换；所述电源监测电路用于监测电源电压的电平高低；所述逻辑控制电路用于根据电源监测电路的输出结果，产生相应的使能信号，控制若干电荷泵的工作，将输入电源vext提升至目标高压。本发明能同时兼容DDR1、DDR2和DDR3，在DDR1、DDR2和DDR3下都具有较好的转换效率和适宜的电流驱动能力。

摘要： 本发明提供DDR型沸石膜，其特征在于：在基质上成膜，膜的主要成分为二氧化硅，同时选自二氧化碳(CO

摘要： 本发明涉及式(I)化合物或其药学上可接受的盐及其制备方法、包含它们的药物组合物及其作为药物的用途。

摘要： 本发明公开了一种N4‑(3‑甲氧基苯基)‑嘧啶二胺类靶向DDR1抑制剂及其制备方法与应用。本发明的N4‑(3‑甲氧基苯基)‑嘧啶二胺类靶向DDR1抑制剂表现出可缓解非小细胞肺癌吉非替尼耐药细胞PC‑9G，并对另外3株DDR1高表达的细胞具有一定的抗肿瘤活性。根据抗肿瘤活性测试结果，化合物D 06在PC‑9G细胞中表现出了优于先导药Yfq07的生物活性；并对DDR1高表达的A549,A431和HCT116都表现出了较好的活性(IC50＝1.20～2.53μM)，且接近或优于先导药Yfq07；DDR1激酶测试结果显示，在10μM浓度下抑制率达76.2％，选择性较先导药Yfq07高出3倍多；同时，经Western blot实验证实化合物D 06能够抑制PC‑9G细胞中DDR1的磷酸化。

摘要： 本发明公开了一种N4‑(2,5‑二甲氧基苯基)‑嘧啶二胺类靶向DDR1抑制剂及其制备方法与应用。本发明的N4‑(2,5‑二甲氧基苯基)‑嘧啶二胺类化合物表现出对3株DDR1高表达的细胞具有一定的抗肿瘤活性。根据抗肿瘤活性测试结果，化合物X 06在A549、A431和HCT116细胞中表现了优于先导药Yfq07的生物活性(IC50＝0.81～3.73μM)；DDR1激酶测试结果显示，在10μM浓度下X 06的DDR1激酶抑制率达64.6％，选择性较先导化合物Yfq07高出近3倍。

摘要： 本发明公开一种兼容DDR1、DDR2和DDR3的电荷泵电源及升压方法，电荷泵电源包括：若干电荷泵、电源监测电路和逻辑控制电路；所述若干电荷泵用于实现输入电源vext到目标高压的转换；所述电源监测电路用于监测电源电压的电平高低；所述逻辑控制电路用于根据电源监测电路的输出结果，产生相应的使能信号，控制若干电荷泵的工作，将输入电源vext提升至目标高压。本发明能同时兼容DDR1、DDR2和DDR3，在DDR1、DDR2和DDR3下都具有较好的转换效率和适宜的电流驱动能力。

摘要： 本发明提供DDR型沸石膜，其特征在于：在基质上成膜，膜的主要成分为二氧化硅，同时选自二氧化碳(CO

摘要： 本发明公开了一种N4‑(3‑甲氧基苯基)‑嘧啶二胺类靶向DDR1抑制剂及其制备方法与应用。本发明的N4‑(3‑甲氧基苯基)‑嘧啶二胺类靶向DDR1抑制剂表现出可缓解非小细胞肺癌吉非替尼耐药细胞PC‑9G，并对另外3株DDR1高表达的细胞具有一定的抗肿瘤活性。根据抗肿瘤活性测试结果，化合物D 06在PC‑9G细胞中表现出了优于先导药Yfq07的生物活性；并对DDR1高表达的A549,A431和HCT116都表现出了较好的活性(IC50＝1.20～2.53μM)，且接近或优于先导药Yfq07；DDR1激酶测试结果显示，在10μM浓度下抑制率达76.2％，选择性较先导药Yfq07高出3倍多；同时，经Western blot实验证实化合物D 06能够抑制PC‑9G细胞中DDR1的磷酸化。

摘要： 本实用新型公开一种兼容DDR1、DDR2和DDR3的电荷泵电源，包括：若干电荷泵、电源监测电路和逻辑控制电路；所述若干电荷泵用于实现输入电源vext到目标高压的转换；所述电源监测电路用于监测电源电压的电平高低；所述逻辑控制电路用于根据电源监测电路的输出结果，产生相应的使能信号，控制若干电荷泵的工作，将输入电源vext提升至目标高压。本实用新型能同时兼容DDR1、DDR2和DDR3，在DDR1、DDR2和DDR3下都具有较好的转换效率和适宜的电流驱动能力。