肖特基势垒

摘要： 由于SiC禁带宽度大,在金属/SiC接触界面难以形成较低的势垒,制备良好的欧姆接触是目前SiC器件研制中的关键技术难题,因此,研究如何降低金属/SiC接触界面的肖特基势垒高度(SBH)非常重要.本文基于密度泛函理论的第一性原理赝势平面波方法,结合平均静电势和局域态密度计算方法,研究了石墨烯作为过渡层对不同金属(Ag,Ti,Cu,Pd,Ni,Pt)/SiC接触的SBH的影响.计算结果表明,单层石墨烯可使金属/SiC接触的SBH降低;当石墨烯为2层时,SBH进一步降低且Ni,Ti接触体系的SBH呈现负值,说明接触界面形成了良好的欧姆接触;当石墨烯层数继续增加,SBH不再有明显变化.通过分析接触界面的差分电荷密度以及局域态密度,SBH降低的机理可能主要是石墨烯C原子饱和了SiC表面的悬挂键并降低了金属诱生能隙态对界面的影响,并且接触界面的石墨烯及其与金属相互作用形成的混合相具有较低的功函数.此外,SiC/石墨烯界面形成的电偶极层也可能有助于势垒降低.

摘要： 在纳米逻辑器件中,制造低的肖特基势垒仍然是一个巨大的挑战.本文采用密度泛函理论研究了非对称氧掺杂对石墨烯/二硒化钼异质结的结构稳定性和电学性质的影响.结果表明石墨烯与二硒化钼形成了稳定的范德瓦耳斯异质结,同时保留了各自的电学特性,并且形成了0.558 eV的n型肖特基势垒.此外,能带和态密度数据表明非对称氧掺杂可以调控石墨烯/二硒化钼异质结的肖特基接触类型和势垒高度.当氧掺杂在界面内和界面外时,随着掺杂浓度的增大,肖特基势垒高度都逐渐降低.特别地,当氧掺杂在界面外时, n型肖特基势垒高度可以降低到0.112 eV,提高了电子的注入效率.当氧掺杂在界面内时, n型肖特基接触转变为欧姆接触.平面平均电荷密度差分显示随着掺杂浓度的增大,界面电荷转移数量逐渐增多,导致费米能级向二硒化钼导带底移动,证实了随着氧掺杂浓度增大肖特基势垒逐渐降低,并由n型肖特基向欧姆接触的转变.研究结果将对基于石墨烯的范德瓦耳斯异质结肖特基势垒调控提供理论指导.

摘要： 在现有矩形栅极U形沟道场效应晶体管与深肖特基势垒场效应晶体管的基础上,提出一种高集成双矩形栅极U形沟道双向隧穿场晶体管。新设计利用更高的肖特基势垒来最小化热电子发射电流,并采用矩形主栅极产生强大的带带隧穿电流作为正向电流的传导机制;引入一个矩形辅助栅极,以有效阻止反向偏置漏电流。新设计可在不使用掺杂工艺的情况下,获得更低的亚阈值摆幅、更小的反向漏电流、更高的I_(on)/I_(off)比和更高的集成度,在更小的芯片面积上实现更优越的性能。

摘要： 通过引入1 nm铝作为插入层,研究了铝在调制镍与n型锗反应时对镍化锗与n型锗接触的肖特基势垒高度的影响.采用正向Ⅰ-Ⅴ法、Cheung法和Norde法分别提取了镍化锗与n型锗接触的肖特基二极管的串联电阻、势垒高度和理想因子.研究表明,在镍和锗衬底之间引入1 nm铝插入层,能够有效降低势垒高度,且其能够在350°C—450°C保持稳定.

摘要： 针对传统场效应晶体管尺寸缩小给器件带来严重的短沟道效应和源漏隧穿效应等问题,提出一种基于肖特基势垒的采用主、辅栅分立式设计的U沟道XNOR场效应晶体管。设计通过增加金属铝与体硅的接触面积来实现肖特基隧穿效应,通过双栅结构来降低亚阈值摆幅,减小漏电流。通过U沟道设计来增加有效沟道长度,同时提高集成度。并通过控制两个栅极的电压极性来实现器件XNOR的逻辑功能。在实验部分使用Silvaco TCAD仿真软件完成器件转移特性与XNOR逻辑功能的验证。

摘要： Vishay Intertechnology,Inc.近日宣布,推出十款新型650 V碳化硅(SiC)肖特基二极管。Vishay Semiconductors器件采用混合PIN Schottky(MPS)结构设计,通过降低开关损耗提升高频应用能效,不受温度变化的影响-从而使二极管能够在更高的温度下工作。日前发布的MPS二极管可屏蔽肖特基势垒产生的电场,减少漏电流,同时通过空穴注入提高浪涌电流能力。与硅肖特基器件相比,新型二极管处理电流相同的情况下,正向压降仅略有上升,坚固程度明显提高。

摘要： 为提升隧穿场效应晶体管的正向导通性能,有效降低晶体管的体积,根据TFET与SB MOSFET的结构优势提出一种基于高肖特基势垒的高性能隧穿场效应晶体管.提出带有等号形主控制栅的中央辅助控制栅结构,利用肖特基势垒来阻挡反向漏电流的同时,在导通机制上尽可能提高电子势垒的高度来减少热电子发射电流的产生.通过增大体硅与源漏电极接触面积提升正向导通电流,并且在体硅中间增加中央控制辅助栅极以阻挡反向泄漏电流.仿真实验结果表明该种设计实现了更好的器件特性.

摘要： 金属氧化物避雷器是电力系统绝缘配合中的关键设备,避雷器的核心元件是压敏电阻.研究了一种新型的SnO2压敏电阻材料.为了进一步的改善SnO2压敏电阻的综合电气特性,研究了Sb2 O5的掺杂对SnO2压敏电阻的微观结构和电气特性的影响.随着Sb5+掺杂量的逐渐增加,一方面Sb5+通过固溶在SnO2晶格中,从而产生大量的自由电子,大大降低了在大电流区SnO2的晶粒电阻率,使得残压比得到了有效抑制;另一方面增加了界面态密度Ni,改善晶界面上的肖特基势垒高度?b,提高了SnO2压敏电阻的非线性系数,同时也抑制了泄漏电流.由于在高温环境下Sb5+很不稳定一部分会分解成Sb3+,而Sb3+主要分布在SnO2晶粒的周围,通过抑制SnO2晶粒的生长来提高电压梯度.当Sb5+的掺杂浓度(摩尔分数)为0.02％时,获得了最低残压比1.78,其电压梯度为418.7 V/mm,非线性系数为34.2,泄漏电流为7.2μA/cm2.

摘要： 将氮气(N_(2))光催化还原为氨(NH_(3))是一种可持续的能源生产方法。等离激元共振光催化剂能够通过表面等离激元共振效应实现太阳能的有效转化,也因此受到越来越广泛的关注。然而,热载流子往往会在催化固氮的过程中发生重新结合。本研究将具有等离激元共振效应的Ag纳米粒子与ZnO半导体复合(Ag/ZnO)并应用于氮气光固定。与ZnO相比,Ag/ZnO在氮气光固定的催化活性得到了提高,室温下氨生成速率达到120μmol·g_(cat.)^(-1)·h^(-1)。进一步的机理研究表明在Ag纳米颗粒与ZnO的界面处形成了肖特基势垒,这大幅度促进了光生电子-空穴对的分离。Ag纳米粒子通过表面等离激元共振效应生成热载流子,所形成的肖特基势垒则促进了电子从Ag向ZnO转移。此外,ZnO中的富电子Zn^(+)可能作为活性位点以吸附和活化氮气分子,从而促进氮气光固定的进行。

摘要： 半导体与金属接触是制作纳电子和光电子器件时非常重要的问题,接触类型对器件的功能实现和性能影响很大.为了制备高性能多功能化器件,就必须对界面处的势垒高度和接触类型进行调控.采用基于密度泛函理论的第一性原理计算研究了外电场作用下graphene/InSe范德瓦耳斯异质结的电子结构.计算结果表明异质结中的graphene和InSe保留了各自的本征电子性质,在界面处形成了欧姆接触.外电场可以有效调控graphene/InSe异质结中的肖特基势垒,不但可以调控肖特基势垒的高度,而且可以调控界面接触类型.外电场还可以有效调控graphene和InSe界面电荷转移的数量和方向.

摘要： 本文通过采用CO2等离子体处理的方法对FTO表面进行修饰，改变FTO表面载流子浓度和费米能级位置从而提高FTO/P-a-SiC:H接触特性，降低肖特基势垒，从而提高a-Si:H电池的FF和Voc。

摘要： 本文采用软件模拟的方法,在对浮结型碳化硅肖特基势垒功率二极管的正反向电学特性模拟的基础上,完成了器件结构的优化设计。与常规肖特基势垒功率二极管相比,该器件具有高掺杂的漂移区及其嵌入式浮结结构的特点。在保证高的反向耐压的同时又使正向导通电阻最小化,较好地解决了常规器件的正向导通压降和反向耐压的矛盾。为了提高反向漏电流的准确性。模拟中使用半经验模型来考虑肖特基势垒降低效应。模拟结果表明,通过优化结构参数,其反向耐压可以高于4KV而正向导通电阻为8.3mΩcm2。

摘要： 针对限压型电涌保护器的老化、劣化问题,通过对电涌保护器内部器件ZnO压敏电阻老化、劣化的理论分析,得出其原因是由于内部的离子迁移导致肖特基势垒畸变而引起的.对ZnO压敏电阻进行直流、交流及冲击老化试验,发现老化、劣化后ZnO压敏电阻的压敏电压发生变化、漏电流有增大的趋势.直流老化存在一定的逆老化过程,直流老化后伏安特性曲线发生不对称改变,而交流老化与之相反;冲击老化后伏安特性曲线存在漂移现象;整个老化过程,ZnO压敏电阻的内阻变化不大;在直流和交流老化过程中,温度的升高与加热时间、施加的电流以及老化程度有关.对分析电涌保护器的老化、劣化性能具有实际指导意义.

摘要： 近年来,利用纳米压印、原子力刻蚀、电场组装等方法制备并组装了ZnO、SnO2、WO3、CuO等氧化物半导体纳米结构及纳米器件。系统研究了一维纳米结构的输运特性。研究表明,纳米线的输运特性受肖特基势垒的控制,纳米线的表面态是形成肖特基势垒的关键因素。发展了电化学沉积、UV光照等调控纳米结构输运特性的有效方法。通过利用纳米线肖特基势垒,发展了一些高性能的光电器件,例如:具有高灵敏度、快速回复特性的紫外光检测器,在室温下具有超高灵敏度的气敏传感器等。

摘要： ZnO和SnO2压敏元件的电性能取决于晶界肖特基势垒。深能级瞬态谱仪(DLTS)是研究存在于肖特基势垒的电子态的一种有效工具。本文根据研究组的研究成果。对深能级瞬态谱仪及其在ZnO压敏元件添加物研究中的应用进行了介绍。深能级瞬态谱仪可探测到典型的ZnO压敏元件存在两个深陷阱能级L1和L2，分别位于Ec-0.15±0.01eV和Ec-0.25±0.01eV。添加三价Al或/和一价Ag会明显改变所探测到的深能级陷阱参数。结合电性能的测试结果，可推测L1陷阱能级与ZnO压敏元件非线性有关，而L2陷阱能级明显是与ZnO压敏元件的老化稳定性有关。L2陷阱能级可能对应着间隙Zn，L2陷阱密度与间隙Zn的浓度有关。

摘要： 采用EcR微波氢等离子体技术处理n型4H-SiC表面,然后淀积金属Pt制作肖特基接触。I—V特性测试分析结果表明,经过氢等离子体表面清洗后,Pt/4H—SiC接触的整流特性增强,肖特基势垒由1.25V提高到1.73V。而4H-SiC肖特基势垒理论分析显示,氢等离子体表面处理使Pt/4H-SiC接触的界面态密度由1.2×1013cm-2eV-1减小到1.6×1012cm-2eV-1。

摘要： 量子效率较低是限制半导体TiO2光催化氧化技术发展的瓶颈之一。rn 本研究设计、制备了两种不同结构的TiO2-Pt肖特基结，包括TiO2-Pt同轴纳米管阵列和TiO2-Pt反蛋白石结构，利用肖特基势垒作为内部驱动力，来达到提高量子效率的目的。TiO2-Pt同轴纳米管阵列以Ti为基底，TiO2为外管壁，Pt为内管壁。TiO2-Pt反蛋白石结构以导电玻璃为基底，TiO2反蛋白石结构为骨架，沉积Pt纳米颗粒。

摘要： 本文基于经典金半势垒模型构建了石墨烯/硅肖特基太阳能电池的二维工艺仿真模型,实现异质结特性参数(如结深、理想因子、串联电阻等)和器件光伏特性参数(如短路电流、开路电压、填充因子、内外量子效率等)的提取,研究了MS结构下石墨烯功函数对器件性能的影响,重点讨论了石墨烯功函数对器件性能优化的制约因素.

摘要： 本文基于经典金半势垒模型构建了石墨烯/硅肖特基太阳能电池的二维工艺仿真模型,实现异质结特性参数(如结深、理想因子、串联电阻等)和器件光伏特性参数(如短路电流、开路电压、填充因子、内外量子效率等)的提取,研究了MS结构下石墨烯功函数对器件性能的影响,重点讨论了石墨烯功函数对器件性能优化的制约因素.

摘要： 本文基于经典金半势垒模型构建了石墨烯/硅肖特基太阳能电池的二维工艺仿真模型,实现异质结特性参数(如结深、理想因子、串联电阻等)和器件光伏特性参数(如短路电流、开路电压、填充因子、内外量子效率等)的提取,研究了MS结构下石墨烯功函数对器件性能的影响,重点讨论了石墨烯功函数对器件性能优化的制约因素.

摘要： 本发明公开了一种新型的沟槽型MOS势垒肖特基接触超势垒整流器，包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、顶部沟道、肖特基接触超级势垒整流器元包序列和上电极层。所述新型的沟槽型MOS势垒肖特基接触超势垒整流器属于超级势垒整流器类型，其肖特基接触超级势垒整流器元包序列部分能够使该器件获得更好的电性性能和热稳定性，其顶部沟道能够使该器件获得更好的正向浪涌可靠性能力并减小导通电阻。

摘要： 本公开涉及结势垒肖特基器件和结势垒肖特基装置。本公开提供了一种结势垒肖特基器件，包括SiC的半导体主体，半导体主体为具有第一导电性。具有第二导电性的注入区域从半导体主体的顶部表面延伸到半导体主体中，以与半导体主体形成结势垒二极管。电端子，横向于所述注入区域，与注入区域欧姆接触并且与顶部表面直接电接触，以与半导体主体形成肖特基二极管。注入区域由第一部分和第二部分形成，第一部分和第二部分被彼此直接电连接并且沿着横向于顶部表面的对齐轴线被对齐。正交于对齐轴线，第一部分具有第一最大宽度，并且第二部分具有第二最大宽度，第二最大宽度大于第一最大宽度。

摘要： 本发明提供一种肖特基势垒二极管及制造肖特基势垒二极管的方法。该二极管包括：设置在n+型碳化硅衬底的第一表面上的n‑型外延层；和设置在上述n‑型外延层内的多个p+区域。n+型外延层设置在上述n‑型外延层上，肖特基电极设置在上述n+型外延层上，欧姆电极设置在上述n+型碳化硅衬底的第二表面上。上述n+型外延层包括设置在上述n‑型外延层上的多个柱形部和设置在上述柱形部之间且露出上述p+区域的多个开口。每个柱形部包括接触上述n‑型外延层的大致直线部、和从上述大致直线部延伸的大致曲线部。

摘要： 一种制造肖特基势垒二极管(11)的方法包括以下步骤。首先，准备GaN衬底(2)。在GaN衬底(2)上形成GaN层(3)。形成肖特基电极(4)，该电极包括由Ni或Ni合金制成的且与GaN层(3)接触的第一层。形成肖特基电极(4)的步骤包括形成金属层以用作肖特基电极(4)的步骤以及热处理金属层的步骤。与肖特基电极(4)接触的GaN层(3)的区域具有1×10

摘要： 本发明公开了一种肖特基势垒制作方法，该方法包括如下步骤a.在硅片上形成低势垒金属层；b.在低势垒金属层上形成包覆所述低势垒金属层的电极金属层，形成硅片-低势垒金属-电极金属层结构；c.对所述硅片-低势垒金属-电极金属层结构进行热处理。本发明还公开了一种肖特基势垒。根据本发明的肖特基势垒制作方法和肖特基势垒利用外部的电极金属层对内部的低势垒金属层形成保护，防止低势垒金属层氧化而引起势垒参数不稳定的问题。另外，形成势垒的同时，电极金属层也同时形成，制作肖特基产品时不需要后续进行正面电极金属淀积处理。

摘要： 本发明提供了一种肖特基势垒二极管和制造肖特基势垒二极管的方法。二极管包括设置在n+型碳化硅衬底的第一表面上并且具有上表面、下表面、以及连接上表面和下表面的倾斜面的n-型外延层。p区设置在n-型外延层的倾斜面上并且肖特基电极设置在n-型外延层的上表面和p区上。此外，欧姆电极设置在n+型碳化硅衬底的第二表面上。

摘要： 本发明提供一种肖特基势垒二极管及制造肖特基势垒二极管的方法。该二极管包括：设置在n+型碳化硅衬底的第一表面上的n-型外延层；和设置在上述n-型外延层内的多个p+区域。n+型外延层设置在上述n-型外延层上，肖特基电极设置在上述n+型外延层上，欧姆电极设置在上述n+型碳化硅衬底的第二表面上。上述n+型外延层包括设置在上述n-型外延层上的多个柱形部和设置在上述柱形部之间且露出上述p+区域的多个开口。每个柱形部包括接触上述n-型外延层的大致直线部、和从上述大致直线部延伸的大致曲线部。

摘要： 一种制造肖特基势垒二极管(11)的方法包括以下步骤。首先，准备GaN衬底(2)。在GaN衬底(2)上形成GaN层(3)。形成肖特基电极(4)，该电极包括由Ni或Ni合金制成的且与GaN层(3)接触的第一层。形成肖特基电极(4)的步骤包括形成金属层以用作肖特基电极(4)的步骤以及热处理金属层的步骤。与肖特基电极(4)接触的GaN层(3)的区域具有1×10

摘要： 本发明涉及一种基于场板和复合势垒层的GaN基肖特基势垒二极管，包括衬底、位于衬底上的缓冲层和位于缓冲层上的沟道层；位于沟道层上的复合势垒层，包括第一势垒层、第二势垒层和第三势垒层；位于第一势垒层上的阴极；位于第二势垒层上的复合阳极，包括阳极欧姆接触和阳极肖特基接触；位于第三势垒层上的P型GaN帽层；位于P型GaN帽层上的基极；覆盖在复合势垒层、P型GaN帽层、阳极肖特基接触和基极上的钝化层。本发明实施例的GaN基肖特基势垒二极管通过引入复合势垒层、P型GaN帽层、基极和复合阳极，在提高器件击穿电压的同时减小了器件的开启电压，改善了器件的击穿特性和可靠性。

摘要： 本发明涉及一种具有复合势垒层的GaN基肖特基势垒二极管，包括衬底层，位于所述衬底层上的缓冲层，位于所述缓冲层上的沟道层；位于所述沟道层上的复合势垒层，其中，所述复合势垒层包括第一势垒层、第二势垒层和位于第一势垒层和第二势垒层之间的第三势垒层；位于所述第二势垒层上的阴极；位于所述第一势垒层上的复合阳极；位于所述第一势垒层上的本征GaN帽层。本发明实施例具有复合势垒层的GaN基肖特基势垒二极管在提高器件击穿电压的同时减小了器件的开启电压，缓解了器件击穿电压与开启电压之间的矛盾，改善了器件的击穿特性和可靠性。