肖特基二极管

摘要： 近日,深交所正式受理了黄山芯微电子股份有限公司(简称“芯微电子”)的创业板上市申请。资料显示,芯微电子是一家专注功率半导体芯片、器件及材料研发、生产和销售的高新技术企业,产品以晶闸管为主,同时涵盖MOSFET、整流二极管和肖特基二极管及上游材料(抛光片、外延片、铜金属化陶瓷片)。公司产品广泛应用于工业控制、消费电子、电力传输等领域。

摘要： 提出一种基于图案化石墨烯/氮化镓肖特基二极管与类电磁诱导透明超表面集成的新型太赫兹调制器.通过施加连续激光或偏置电压改变异质结肖特基势垒,进而致使石墨烯的费米能级在价带、狄拉克点与导带之间移动,使得异质结的电导率发生变化.在太赫兹时域光谱上表现出透射振幅的增减变化,并观察到在狄拉克点上的调制行为.因费米能级接近狄拉克点,对外加光电激励非常敏感,施加4.9-162.4 mW/cm^(2)的光功率或者0.5-7.0 V的偏压,调制深度先增加后减小,相位差线性增加,其中最大调制深度达90%,最大相位差为189°,该器件实现了太赫兹波的超灵敏多维动态调制.总之,该图案化石墨烯/氮化镓复合超表面调制器在超灵敏光学设备中存在潜在的应用价值.

摘要： 氧化镓作为新一代宽禁带材料,其器件具有优越的性能.本文仿真研究了n^(+)高浓度外延薄层对氧化镓肖特基二极管的势垒调控.模拟结果显示,当n型氧化镓外延厚度为5 nm、掺杂浓度为2.6×10^(18)cm^(–3)时,肖特基二极管纵向电流密度高达496.88 A/cm^(2)、反向击穿电压为182.30 V、导通电阻为0.27 mΩ·cm^(2),品质因子可达123.09 MW/cm^(2).进一步研究发现肖特基二极管的性能与n^(+)外延层厚度和浓度有关,其电流密度随n^(+)外延层的厚度和浓度的增大而增大.分析表明,n^(+)外延层对势垒的调控在于镜像力、串联电阻及隧穿效应综合影响,其中镜像力和串联电阻对势垒的降低作用较小,而高电场下隧穿效应变得十分显著,使得热发射电流增大的同时,隧穿电流得到大幅度提升,从而进一步提升了氧化镓肖特基二极管的性能.

摘要： 基于太赫兹肖特基二极管的强非线性特性,采用多次谐波倍频和混频的方式,研制了可应用于连续波频率调制雷达探测的紧凑型220 GHz收发前端。为了使接收机实现高功率输出,220 GHz三倍频器的功放驱动采用4路功率合成的方式,实现70 GHz 300 mW高功率功率放大器模块,70 GHz高抑制度7阶腔体带通滤波器抑制高次谐波信号。为了使接收机具有高灵敏度,220 GHz谐波混频器采用hammer-head抑制结构和二极管精确噪声模型设计电路结构,接收中频链路采用开关控制来实现动态范围大于60 dB动态增益控制。220 GHz收发前端在215~225 GHz范围内实现了高于10 mW的最大功率输出,接收机最低噪声系数小于7 dB,增益动态范围大于60 dB(-7~54 dB)。

摘要： 针对气象监测辐射计的应用,文章提出了基于肖特基平面二极管混合集成的W波段89 GHz二次谐波混频器。以毫米波混频技术基本理论为基础,根据对二极管的三维仿真精确建模赋予其材料特性,并结合场路联合仿真研制了结构精巧的W波段的89 GHz二次谐波混频器。仿真与测试结果表明,本振信号频率固定在45 GHz,射频信号频率在84~94 GHz时,变频损耗优于14 dB,最低为9 dB,其实测结果与仿真趋势相对吻合,有良好的工程应用前景,同时有效证明了建模方法的正确性。

摘要： 在阐述银电化学迁移机理的基础上,利用体视显微镜、晶体管图示仪、光学显微镜、X射线检测系统及扫描电子显微镜等技术手段,系统分析了智能电表中肖特基二极管的电化学失效原因。结果表明:二极管芯片正面局部区域遭受了S污染,并发生了Ag电化学迁移现象;芯片边缘析出了Ag枝晶,导致芯片发生短路烧毁,二极管最终失效。本工作的研究成果为电子封装互连焊点中的电化学迁移导致的失效分析提供实践参考。

摘要： 本文分析了单口和双口毫米波频段肖特基二极管的测试方法并设计了相应的测试版图,计算了截止频率随寄生电阻和零偏本征电容的变化曲线,给出了小信号和大信号等效电路模型。利用两个实际肖特基二极管测试实例对器件的小信号模型参数进行了提取,实验结果表明,在导通和截止的S参数吻合较好。

摘要： 本文介绍了一种基于砷化镓材料的高功率490~530 GHz单片集成三倍频器。基于提出的对称平衡结构,该三倍频器不仅可以实现良好的振幅和相位平衡,用来实现高效的功率合成,还可以在没有任何旁路电容的情况下提供直流偏置路径以保证高效倍频效率。同时,开展容差性仿真分析二极管关键电气参数与结构参数对倍频性能的影响研究,以便最大化提升倍频性能。最终,在大约80~200 mW的输入功率驱动下,研制的510 GHz三倍频,在490~530 GHz频率范围内,输出功率为4~16 mW,其中峰值倍频效率11%。在522 GHz频点处,该三倍频在218 mW的输入功率驱动下,产生16 mW的最大输出功率。该三倍频器后期将用于1 THz的固态外超外差混频器的本振源。

摘要： 实现了一种基于“对差分”结构的高效率285 GHz三倍频器。相比于传统的基于片上旁路电容的平衡式三倍频电路,这种理念能够将电路的功率容量提高一倍。同时,这种结构的三倍频能够提供高度的幅度和相位平衡性,进而实现更好的直流馈电回路,并通过省去高工艺需求的片上电容而降低了相应的插入损耗。同样,这种电路能够通过“对差分”结构实现偶次谐波的本征抑制,从而保证了在管结数量倍增前提下的更高变频效率。测试结果表明该三倍频器能够在140~210 mW的驱动功率条件下提供12%的最高效率。

摘要： 针对传统无源二倍频器倍频效率低,工作频带窄等问题,提出了一种基于肖特基二极管,利用悬置带线巴伦进行双平衡二倍频器输入输出匹配的方式实现宽带倍频的新方法,该方法在实现倍频器超宽带倍频的同时降低了倍频器的倍频损耗,微波软件仿真和实测结果表明,在输入信号频率1～11 GHz,输入信号功率8～12 dBm时,二倍频器倍频损耗小于12 dB,实现了设计目的.

摘要： 肖特基二极管由于开启压降低、开关速度快等优点被广泛应用于整流电路和功率模块等宇航电路中.由于空间环境辐射造成的故障中,单粒子效应造成的故障占辐射总故障的30％,所以本文对肖特基二极管的抗单粒子辐照特性进行了研究.研究表明,未经加固的肖特基二极管抗单粒子辐照性能差,对单粒子辐照损伤进行仿真及原理分析后提出了抗单粒子加固方案,在兰州近代物理研究所进行单粒子辐照验证后表明,经加固的肖特基二极管达到了抗单粒子辐照的要求.

摘要： 对肖特基二极管的设计原理、制造工艺、在高温反偏试验(HTRB,high temperature reverse bias)中形成热点从而导致损坏的机理进行分析,找出肖特基二极管进行HTRB试验时容易出现失效的原因.对肖特基二极管的HTRB试验有重要的指导意义.

摘要： 介绍了一个基于平面肖特基二极管的220GHz倍频器.该倍频器工作在室温下,结构简单.为了实现倍频,将一个具有四个反向串联肖特基结的基变容二极管安置在石英基片上.直流偏置通过一个石英微带构成的低通滤波器加到二极管上.所有的石英电路基片都用导电胶粘接在波导腔体上.波导腔体是E面剖分的,表面镀金.220GHz倍频器的测试结果表明在选择合适的偏置电阻时,该倍频器具有15mW的输出功率和5％的效率.在213GHz～230GHz频段,二倍频器的输出功率均在10mW以上,且带内的功率波动非常小.

摘要： 基于中国科学院微电子研究所自主研发的InP基肖特基二极管,利用3D电磁仿真软件和电路仿真软件完成了500～750GHz检波模块的仿真计算与优化设计,该检波器以WR1.5标准矩形波导为输入口,通过波导到微带的过渡结构馈入,检波信号由SMA接头输出.当输入功率为-24dBm时,其在整个频段内的响应灵敏度的典型值大于1500V/W.

摘要： 基于阵列成像系统的结构设计需要,通过采用线性与非线性相结合的方法,建立二极管三维电磁模型,设计并实现了一种射频信号和本振信号同一端口输入、中频信号单一端口输出的二端口分谐波混频器.该混频器本振频率为47GHz,本振功率为3mW时,在射频90～100GHz频率范围内,单边带变频损耗实测结果典型值10dB,可有效应用于阵列成像系统中.

摘要： 为了进一步降低太赫兹接收机的噪声,介绍了基于平面肖特基二极管实现低噪声太赫兹谐波混频器的方法.在建立肖特基二极管较为精确的三维模型和电气模型的前提下,引入紧凑型hammer-head滤波器结构,同时结合低损耗石英固态电路混合集成的方法,研制了220GHz和250GHz太赫兹谐波混频器.测试表明:220GHz混频器在205GHz-235GHz工作范围内最低双边带变频损耗小于6.5dB,最低噪声温度小于650K,250GHz混频器在230GHz-270GHz工作范围内最低双边带变频损耗小于6.5dB,最低噪声温度小于900K.

摘要： 本文通过共面波导传输线实现了在厚基板条件下基波混频集成电路设计.实现频段为140GHz是太赫兹一个重要的大气窗口.结合建立的肖特基二极管模型,带入lange coupler、中频结构和匹配网络等实现了140GHz零中频基波混频片上电路.仿真结果表明:在固定中频1GHz的条件下,最好变频损耗7dB,3dB带宽大于40GHz.

摘要： 基于GaAs肖特基二极管工艺,设计了一款输出频率为8～16GHz的无源二倍频单片微波集成电路(MMIC).该倍频器的核心是四只性能一致的肖特基势垒二极管构成的桥形堆,输入输出则采用了适于宽带匹配的巴伦结构.把输入信号转化为两路幅度相同,相位相差180°的信号加到肖特基势垒二极管上,从而使其输出偶次谐波,抑制了奇次谐波,再经过输出巴伦有效地抑制了四次等更高次谐波,输出所需的二次谐波信号.当输入功率为15dBm,在8～16GHz整个倍频段内,输出功率均大于2dBm,倍频损耗小13dB.对基波和各次谐波的抑制度均大于25dBc.芯片尺寸为1.3mm×1.3mm.

摘要： 本文设计了一种用于太赫兹接收机的准光混频器,该准光混频器主要由肖特基二极管集成平面天线和高阻硅透镜两部分组成,其中肖特基二极管的截止频率为3.5THz.平面双缝天线、螺旋天线、对数周期天线分别与肖特基二极管进行一体化集成,再通过高阻硅透镜来消除天线表面波,实现改善天线辐射性能的目的.所设计的准光混频器工作频率为340GHz,并对该混频器的检波性能、方向图和混频性能进行了测试,其变频损耗小于15dB.

摘要： 太赫兹(THz)混频技术是当前学术研究的热点.本文介绍了一种太赫兹频段下0.3THz基于肖特基势垒二极管的分谐波混频器设计.利用反向并联二极管对,建立混频器整体模型,并在该基础上通过对HFSS和ADS软件的联合仿真,对混频器性能进行优化.仿真结果表明,在290～330GHz频带范围内,变频损耗小于8dB.

摘要： 公开了肖特基势垒二极管（100）的实施例。该肖特基势垒二极管可以在具有掺杂区域（110）的半导体衬底（101）中形成，掺杂区域（110）具有第一导电类型。在所述衬底的顶表面（102）处，沟槽隔离结构（120）横向围绕所述掺杂区域的区段（111）。半导体层（150）可以位于所述衬底的所述顶表面上。该半导体层可以具有在所述掺杂区域的限定部分（111）之上的肖特基势垒部分（151），并具有在所述沟槽隔离结构之上横向围绕所述肖特基势垒部分的保护环部分（152）。所述肖特基势垒部分可以具有所述第一导电类型，所述保护环部分可以具有不同于所述第一导电类型的第二导电类型。金属硅化物层（140）可以覆在所述半导体层上。还公开了该肖特基势垒二极管的形成方法和所述肖特基势垒二极管的设计结构的实施例。

摘要： 公开了肖特基势垒二极管（100）的实施例。该肖特基势垒二极管可以在具有掺杂区域（110）的半导体衬底（101）中形成，掺杂区域（110）具有第一导电类型。在所述衬底的顶表面（102）处，沟槽隔离结构（120）横向围绕所述掺杂区域的区段（111）。半导体层（150）可以位于所述衬底的所述顶表面上。该半导体层可以具有在所述掺杂区域的限定部分（111）之上的肖特基势垒部分（151），并具有在所述沟槽隔离结构之上横向围绕所述肖特基势垒部分的保护环部分（152）。所述肖特基势垒部分可以具有所述第一导电类型，所述保护环部分可以具有不同于所述第一导电类型的第二导电类型。金属硅化物层（140）可以覆在所述半导体层上。还公开了该肖特基势垒二极管的形成方法和所述肖特基势垒二极管的设计结构的实施例。

摘要： 一种肖特基二极管，其包括：一绝缘基底及至少一肖特基二极管单元，所述至少一肖特基二极管单元设置在绝缘基底的表面；所述肖特基二极管单元包括一第一电极，一半导体结构及一第二电极；所述第一电极设置在绝缘基底的表面，所述半导体结构包括一第一端及与第一端相对的第二端，所述半导体结构的第一端铺设在第一电极上使第一电极位于半导体结构的第一端和绝缘基底之间，第二端设置在绝缘基底的表面，所述第二电极设置在半导体结构的第二端并使半导体结构的第二端位于第二电极和绝缘基底之间，所述半导体结构为一纳米级半导体结构。

摘要： 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法，一种肖特基二极管，其包括：一第一电极，该第一电极包括一台阶状结构；一第二电极，该第二电极包括反向台阶状结构；一半导体结构设置在第一电极和第二电极之间，该半导体结构包括一第一端及与第一端相对的第二端以及第一端和第二端之间的中间部，所述台阶状结构和反向台阶状结构位于半导体结构的第一端和第二端之间，所述半导体结构的中间部从所述台阶状结构延伸至所述反向台阶状结构，所述半导体结构为一纳米级半导体结构。

摘要： 一种肖特基二极管，其包括：一绝缘基底及至少一肖特基二极管单元，所述至少一肖特基二极管单元设置在绝缘基底的表面；所述肖特基二极管单元包括一第一电极，一半导体结构及一第二电极；所述第一电极设置在绝缘基底的表面，所述半导体结构包括一第一端及与第一端相对的第二端，所述半导体结构的第一端铺设在第一电极上使第一电极位于半导体结构的第一端和绝缘基底之间，第二端设置在绝缘基底的表面，所述第二电极设置在半导体结构的第二端并使半导体结构的第二端位于第二电极和绝缘基底之间，所述半导体结构为一纳米级半导体结构。

摘要： 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法，一种肖特基二极管，其包括：一第一电极，该第一电极包括一台阶状结构；一第二电极，该第二电极包括反向台阶状结构；一半导体结构设置在第一电极和第二电极之间，该半导体结构包括一第一端及与第一端相对的第二端以及第一端和第二端之间的中间部，所述台阶状结构和反向台阶状结构位于半导体结构的第一端和第二端之间，所述半导体结构的中间部从所述台阶状结构延伸至所述反向台阶状结构，所述半导体结构为一纳米级半导体结构。

摘要： 本申请涉及一种沟槽式肖特基二极管及沟槽式肖特基二极管的制备方法，其中，沟槽式肖特基二极管包括外延层、第一氧化层、第一势垒层、第一金属层、第二金属层以及填充结构，第一氧化层，设置于外延层的表面且位于第二区域；第一势垒层，设置于外延层的表面且位于第一区域；第一金属层，设置于第一氧化层远离外延层的一面；第二金属层，设置于第一势垒层远离外延层的一面；填充结构，设置于第一环形凹槽的槽内。该沟槽式肖特基二极管通过在外延层设置第一环形凹槽，并在第一环形槽内设置有填充结构，在不需要使用硼源以及不增加正向导通电压的基础上，提高了反向击穿电压，降低了生产成本。

摘要： 本申请涉及一种肖特基二极管及肖特基二极管的制备方法，其中，肖特基二极管包括外延层、第一氧化层、势垒层、第一金属层以及第二金属层，其中，外延层设置有PN结，PN结沿外延层厚度方向将外延层划分为P区和N区，外延层还设置有环形凹槽，环形凹槽的开口端设置于P区；第一氧化层设置于P区远离N区的一面，且位于环形凹槽的环形外；势垒层设置于P区远离N区的一面，且位于环形凹槽的环形内；第一金属层设置于第一氧化层远离外延层的一面；第二金属层设置于势垒层远离外延层的一面；填充结构设置于环形凹槽的凹槽内。本申请通过PN结以及环形凹槽的设置，进一步提高了反向击穿电压，同时可有效降低反向漏电电流，提高高温反向偏压的可靠性。

摘要： 本发明提供了一种氧化镓肖特基二极管制备方法及氧化镓肖特基二极管，该方法包括在衬底的上表面外延生长n型的氧化镓沟道层；在氧化镓沟道层上制备掩膜层；对掩膜层的第一预设区域进行刻蚀处理，以露出氧化镓沟道层；在氧气氛围中，对露出的氧化镓沟道层进行多个预设温度下的退火处理，得到氧化层；在氧化层上制备第一光刻图形；在第一光刻图形上生长P型介质层，并且去除掩膜层；在衬底的下表面制备阴极电极并在P型介质层和氧化镓沟道层远离衬底的一侧制备阳极电极，通过先热氧化再沉积P型介质的方法制备氧化镓肖特基二极管，能够使二极管注入稳定的P型介质，有效抑制大功率器件的浪涌电流，增加器件击穿电压和可靠性。

摘要： 本发明提供了一种氧化镓肖特基二极管制备方法及氧化镓肖特基二极管，该方法包括在衬底的上表面依次生长氧化镓外延层、氧化镍层、介质层；基于预设斜面图形对介质层进行刻蚀处理，直至露出氧化镍层，得到梯形状斜面结构；在氧化镍层的上表面和梯形状斜面结构的内侧制备阳极；在衬底的下表面制备阴极，通过上述方法制备的氧化镓肖特基二极管，其梯形状斜面结构可以调制器件沟道的电场分布，使耗尽区沿着场板方向向外扩展，显著增大了肖特基结边缘处的曲率，缓解了肖特基结边缘处的电场集中效应。采用该方法制备的氧化镓肖特基二极管，可有效降低峰值电场，降低器件漏电，提高器件击穿电压。