编译码器

摘要： 在当今的地震勘探生产中,编码器大多数是放在仪器车内,编译码器之间均使用电台以无线方式通讯进行同步激发。随着两宽一高采集技术的推广,接收地震道越来越多,编译码器之间的距离越来越大,导致编译码器之间无线通讯质量受到严重影响。在无线区域受限时,通过使用有线无线混合加源驱动技术,力求改善编译码器之间的通讯质量,进而提高地震队的生产效率。

摘要： 在当今的地震勘探生产中,编码器大多数是放在仪器车内,编译码器之间均使用电台以无线方式通讯进行同步激发.随着两宽一高采集技术的推广,接收地震道越来越多,编译码器之间的距离越来越大,导致编译码器之间无线通讯质量受到严重影响.在无线区域受限时,通过使用有线无线混合加源驱动技术,力求改善编译码器之间的通讯质量,进而提高地震队的生产效率.

摘要： 信道编码技术广泛应用于数字通信系统。本文提出一种基于SOPC的HDB3编/译码器的设计方案。该设计是在Quartus||9.0开发环境下来完成,其核心板配置了Altera公司Cyclone系列EP1C3T144C8芯片,结合VHDL语言来设计一个HDB3编/译码器。它根据Quartus||9.0开发环境的特点、编码器组成的模块插入V、B码、单极性双极性模块的变化来实现编码器和译码器的功能。最后经仿真验证其编码功能和技术实现的可行性。

摘要： 众所周知，石油资源是现代社会发展所必不可少的重要资源，各国都非常重视对石油资源的勘探。石油地震勘探技术是一种现代化的石油资源勘探技术，其可以通过人为制造地震，再分析地震所产生的大量声波信号来判断地下石油的分布情况。石油地震勘探技术在应用过程中，需要实现启动引爆与数据采样这两项功能的远程高精度时间同步，这就需要运用到编译码器。高速高性能微处理器和复杂可编程逻辑器是编译码器的核心。本文主要分析了石油地震勘探技术中的编译码器及其应用。

摘要： 在井炮生产模式中,只有达到同步采集,即激发源激发的时间与仪器开始采集数据的时间达到一致,才能说明采集的数据是真实有效的.要实现这种同步采集,就要依靠遥控爆炸系统,所以遥控爆炸系统对于地震数据的真实性起到了重要作用.本文主要对遥控爆炸系统野外TB信号的几种测试方法进行分析比对,希望能进一步完善测试方法,以达到更好的效果.

摘要： 文章针对Turbo码在信道编码中的优异性能，在Matlab仿真得到其性能的基础上，根据FPGA实现中的硬件特性对译码算法进行分析和改进，使用模块化设计，平衡资源和处理时延，降低运算复杂度。最后在硬件平台上验证得到了理想的结果。%This paper aimed at the outstanding performances of Turbo codes in telecommunications. A study of the algorithm is given according to the feature of the FPGA based on the performances by simulations with Matlab. The modular design method, tradeoff made between the hardware implementation complexity and the processing delay and reducing the computational complexity is applied in the whole system. Finally, achieves an ideal result on the practical hardware platform.

摘要： Only achieve that excitation source excited synchronous acquisition time and time data collection instrument began to reach consensus, in order to illustrate the data acquisition is real and effective, and to achieve simultaneous acquisition systems rely on remote-controlled explosive, so the remote control system for seismic data explosion authenticity played a decisive role, and remote-controlled explosive system is mainly composed of codecs and wireless communications equipment components, paper focuses on several test methods to analyze remote-controlled explosive system than the right, hoping to further improve the testing methods in order to achieve better effect.%只有达到同步采集即激发源激发的时间和仪器开始采集数据的时间达到一致，才能说明采集的数据是真实有效的，而要实现同步采集就要靠遥控爆炸系统，所以遥控爆炸系统对于地震数据的真实性起到了决定性的作用，而遥控爆炸系统主要是由编译码器和无线通讯设备组成，文章主要对遥控爆炸系统的几种测试方法进行分析比对，希望能进一步完善测试方法以达到更好的效果。

摘要： 分析了循环码的特性，提出一种循环汉明码编译码器的设计方案。编译码器中编码采用除法电路，译码采用梅吉特译码器，易于工程应用。对编译码器在FPGA上进行了实现，通过参数化设置，具有较高的码率，适用于（255，247）及其任意缩短码的循环汉明码，并给出了译码器的仿真和测试结果。结果表明：编译码器运行速率高、译码时延小，在Virtex-5芯片上，最高工作时钟频率大于270 MHz。在码组错误个数确定的系统应用中，可以有效降低误码率，一般可将误码率降低一个量级。实践表明，该设计具有很强的工程实用价值。%Based on characteristics analysis of cyclic codes,a design scheme of cyclic Hamming code encoder/decoder is proposed. In the encoder/decoder,a division circuit is adopted for encoding,and a Meggitt decoder is adopted for decoding, which are easy to be applied to engineering implementment. The encoder/decoder,which is suited for (255,247) and its cyclic Hamming code of arbitrarily-truncated codes,and has higher code rate,was implemented on FPGA by means of Verilog HDL. Some optimization techniques in the design process are given. The simulation and testing results of the encoder/decoder are of-fered in this paper. The encoder/decoder can operate at high speed and has short decoding delay. Its max working clock frequen-cy is higher than 270 MHz in Virtex-5 chip. The encoder/decoder can be applied in digital communication systems that have defi-nite error number. Its BER can be reduced efficiently. The encoder/decoder has high practical value.

摘要： 本文在讨论解决并行读写存储器问题方法的基础上，介绍了在现场可编程门阵列(FPGA)平台上实现一种基于帧分裂和篱笆图归零处理的并行Turbo编译码的具体方案，使得译码吞吐量提高到原来的N倍。论文实现的并行Turbo编译码器能在时钟频率为33MHz，并行子译码器数为4，迭代5次和帧长为1024时编译码数据吞吐量为6.6M b/s，译码时延为155us。

摘要： LDPC(low-densityparity-check)码是一种分组码,它能以有限的实现复杂度逼近香农的信道容量理论极限.相对于其他的编码,LDPC码的译码延时小,译码复杂度低,适合硬件实现.清华大学自主研制的LDPC编译码器,在相同的条件下测试表明,能比卷积编码/维特比(Viterbi)译码方案多提供约3dB的编码增益,有望在深空探测等多个方面发挥重要的作用.

摘要： 纠错编译码技术可提高系统的信噪比,提高系统性能.主要研究适合于星上处理使用的多路信号的纠错编译技术,并研制出相应的单元电路.本项目研究的FEC选用卷积编码,Viterbi译码,编码效率R=1/2,约束长度K=7,一般来说,采用FEC后,有3~5dB的增益,这可以进一步提高系统的性能.这里,利用一块STEL-2050专用芯片对多路信号实施卷积译码,即各路信号分时利用一块专用芯片,用一块专用芯片实现对多路信号进行处理.

摘要： 基于ADSL系统,设计有限域GF(2)上的RS纠错码常数乘法器,并通过常数乘法器设计变量乘法器及倒数器,用于ADSL系统RS(255,239)编/译码器中.

摘要： 基于ADSL系统,设计有限域GF(2)上的RS纠错码常数乘法器,并通过常数乘法器设计变量乘法器及倒数器,用于ADSL系统RS(255,239)编/译码器中.

摘要： 基于ADSL系统,设计有限域GF(2)上的RS纠错码常数乘法器,并通过常数乘法器设计变量乘法器及倒数器,用于ADSL系统RS(255,239)编/译码器中.

摘要： 基于ADSL系统,设计有限域GF(2)上的RS纠错码常数乘法器,并通过常数乘法器设计变量乘法器及倒数器,用于ADSL系统RS(255,239)编/译码器中.

摘要： 基于ADSL系统,设计有限域GF(2)上的RS纠错码常数乘法器,并通过常数乘法器设计变量乘法器及倒数器,用于ADSL系统RS(255,239)编/译码器中.

摘要： 基于ADSL系统,设计有限域GF(2)上的RS纠错码常数乘法器,并通过常数乘法器设计变量乘法器及倒数器,用于ADSL系统RS(255,239)编/译码器中.

摘要： 本发明提供一种BCH译码器及生成该译码器的编译器的实现方法，所述生成BCH译码器的编译器根据输入的BCH译码器配置参数，对所采用的BCH译码器算法在该参数下进行仿真，得到与BCH译码器实际电路运行结果精确匹配的输出数据，使用户确定当前参数是否满足实际应用需求。如果满足需求，则获取验证平台测试激励，之后编译器分析计算BCH译码器译码所需伽罗华域乘法器种类及各部分的拓扑结构和电路结构，并生成对应电路结构的寄存器传输级BCH译码器电路寄存器传输级描述代码和测试平台代码。其中所述BCH译码器算法包括伴随式计算、错误位置多项式计算、钱搜索算法。

摘要： 低比特率编码器包括：能量检测部件，用于检测相应声道每个数字声频信号和数字声频信号能量；比特分配量确定部件，用于根据检测的结果，对相应声道确定比特分配量；压缩编码部件，用于根据按照确定的比特分配量而分配给每个相应声道的比特分配量，对数字声频信号进行压缩编码；以及多路复用部件，用于多路复用每个相应声道的压缩编码信号；比特分配量确定部件，用于确定比特分配量。

摘要： 本发明提供一种BCH译码器及生成该译码器的编译器的实现方法，所述生成BCH译码器的编译器根据输入的BCH译码器配置参数，对所采用的BCH译码器算法在该参数下进行仿真，得到与BCH译码器实际电路运行结果精确匹配的输出数据，使用户确定当前参数是否满足实际应用需求。如果满足需求，则获取验证平台测试激励，之后编译器分析计算BCH译码器译码所需伽罗华域乘法器种类及各部分的拓扑结构和电路结构，并生成对应电路结构的寄存器传输级BCH译码器电路寄存器传输级描述代码和测试平台代码。其中所述BCH译码器算法包括伴随式计算、错误位置多项式计算、钱搜索算法。

摘要： 一种可以记录/再现高清晰度图象和高保真声音的D-VHS编译码器系统的译码器和译码方法。在回放按磁道格式记录的数字数据时，通过前向错误校正附加信息校正随机错误和突发错误并再现高清晰度图象和高保真声音，使不能被程序处理的大量计算被通过一种最佳数据流操作处理方法实时地处理，并能高速处理压缩或处理过的数据，传统的包括两三个电路板的D-VHS编译码器硬件结构也仅由一块常规半导体芯片实现，并降低了造价。

摘要： 本发明提供一种多媒体编译码器、使能加密熵编码器、熵译码器及其方法，其中使能加密熵编码器包括：只读存储器，用于存储一组代码列表；列表查找装置，执行列表查找以将所述多个符号转换为原始码字，进一步产生码字完整信号以指示原始码字的边界；以及随机列表产生装置，用于接收原始码字、加密/解密密钥和码字完整信号，基于加密/解密密钥和码字完整信号，所述随机列表产生装置利用同构码生成算法将原始码字转成随机化码字，其中每个随机化码字是对应的原始码字的同构码字。通过利用本发明所提供的随机列表产生装置，无需存储多个霍夫曼列表或多个算术指标。

摘要： 本发明公开了一种速率兼容低密度奇偶校验码编译码的方法及编译码器，该方法包括确定最高码率的码对应的第一母矩阵；根据所述第一母矩阵，采用PEXIT算法降低译码门限，计算各个低码率的码对应的第二母矩阵；根据所述第一母矩阵和各个所述第二母矩阵，以矩阵最少短环数为原则，计算各个码率的码对应的基矩阵；对各个所述基矩阵进行矩阵扩展处理，得到速率兼容准循环低密度奇偶校验码的校验矩阵；根据所述速率兼容准循环低密度奇偶校验码的校验矩阵进行编码或译码。本发明提供的方法通过采用译码门限最低和矩阵短环数最少为原则，提高了速率兼容准循环低密度奇偶校验码的灵活性和纠错性能。

摘要： 一种可以记录/再现高清晰度图象和高保真声音的D－VHS编译码器系统的译码器和译码方法。在回放按磁道格式记录的数字数据时,通过前向错误校正附加信息校正随机错误和突发错误并再现高清晰度图象和高保真声音,使不能被程序处理的大量计算被通过一种最佳数据流操作处理方法实时地处理,并能高速处理压缩或处理过的数据,传统的包括两三个电路板的D－VHS编译码器硬件结构也仅由一块常规半导体芯片实现,并降低了造价。

摘要： 本发明提供一种多媒体编译码器、使能加密熵编码器、熵译码器及其方法，其中使能加密熵编码器包括：只读存储器，用于存储一组代码列表；列表查找装置，执行列表查找以将所述多个符号转换为原始码字，进一步产生码字完整信号以指示原始码字的边界；以及随机列表产生装置，用于接收原始码字、加密/解密密钥和码字完整信号，基于加密/解密密钥和码字完整信号，所述随机列表产生装置利用同构码生成算法将原始码字转成随机化码字，其中每个随机化码字是对应的原始码字的同构码字。通过利用本发明所提供的随机列表产生装置，无需存储多个霍夫曼列表或多个算术指标。

摘要： 本发明公开了一种速率兼容低密度奇偶校验码编译码的方法及编译码器，该方法包括确定最高码率的码对应的第一母矩阵；根据所述第一母矩阵，采用PEXIT算法降低译码门限，计算各个低码率的码对应的第二母矩阵；根据所述第一母矩阵和各个所述第二母矩阵，以矩阵最少短环数为原则，计算各个码率的码对应的基矩阵；对各个所述基矩阵进行矩阵扩展处理，得到速率兼容准循环低密度奇偶校验码的校验矩阵；根据所述速率兼容准循环低密度奇偶校验码的校验矩阵进行编码或译码。本发明提供的方法通过采用译码门限最低和矩阵短环数最少为原则，提高了速率兼容准循环低密度奇偶校验码的灵活性和纠错性能。

摘要： 本发明提供了一种准循环LDPC编译码方法、装置及LDPC编译码器，其中，该方法包括：从母基础矩阵集合中确定低密度奇偶校验LDPC编码所使用的基础矩阵，其中，LDPC编码所使用的基础矩阵中包括：第一类元素和第二类元素，第一类元素对应于全零方阵，第二类元素对应于单位阵根据第二类元素的值循环移位所获得的矩阵，全零方阵和单位阵的维数相等；根据LDPC编码所使用的基础矩阵对待编码信息序列进行LDPC编码，和/或，根据LDPC编码所使用的基础矩阵对待译码数据序列进行LDPC译码，解决了相关技术中LDPC编译码过程缺少灵活性的问题，提高了LDPC编译码过程的灵活性。