串行

摘要： 通过瞄准海洋工程大类人才培养,立足知识的科学性和逻辑关系,对水声学知识体系进行梳理,并对其多元性和一体化特征进行探索。结合教、学、写的行为方式,通过统筹规划教材建设的思路、模式和策略,应用并行与串行相结合的方式方法,进行水声学系列教材的建设。

摘要： 针对流水线结构融合里德-所罗门(Reed-Solomon,RS)码译码器时序中存在大量空闲等待时间的问题,提出了一种新型串行融合RS码译码器架构.为消除流水线阶段中的空闲等待时间,将译码器时序调整为串行结构;通过译码子模块电路复用设计了一种分时实现不同模块功能、可同时适用于随机错误译码与单段突发错误译码的mSPCF模块;提出基于mSPCF模块的串行融合RS码译码器架构,并对译码器进行了延时分析,在SMIC 0.13μm CMOS工艺库下对译码器进行了电路逻辑综合.仿真结果表明:与流水线结构融合译码器相比,所提译码器可减少约9.4％ 的硬件资源消耗,在信噪比6.2～7.4 dB范围内发生译码随机错误和单段突发错误时,平均译码延时可分别降低约73.45％ 和45.65％,吞吐率分别提升约236.76％ 和64.49％,证明该译码器具有更优异的性能.

摘要： 传统运算方法存在对于串行数值的分析单元小等问题,为此提出一种程序设计语言数组串行运算方法.在设计过程中,结合欧拉公式对数组赋值语句进行串行化处理.同时,可采用设定数组运算方程的方式规划程序语言数组运算序列,并将数组串行运算过程当作一种倒向函数传导的计算过程,以此输出数组串行运算结果曲线.实验结果表明,与传统运算方法相比,本文提出的运算方法的精度可达0.000 01,能够有效保证运算结果的准确性.

摘要： 随着业务量增长和数据量的增加,银行中间业务系统日终任务的运行速度越来越慢,最坏情况下耗时达数十个小时,严重威胁到第二天正常业务的开展.本文对银行中间业务系统日终任务运行机制进入了深入分析,提出了日终任务并行处理方案,将日终任务运行时间从30多个小时降低至3个小时,速度整整提升了10倍.本文提出的任务并行处理平台,具有良好的通用性,为后续其他任务的并行处理提供了基础平台.

摘要： 根据网络技术专业对应的职业岗位工作任务和高职学生特点,我院计算机网络技术专业采用"工学结合、项目导向"的人才培养模式,建立工学项目课程体系,采用串行模式实施课程.实践表明,工学项目课程的串行实施模式对专业与课程的建设具有促进作用,对教学效果改善、人才培养质量保障具有意义.

摘要： 轨道交叉点在评估应用卫星服务性能方面具有特殊意义。针对现有线段分段法、快速排斥跨立实验法、矩形收缩算法、分段拟合法等四种算法均采用串行处理算法而不能充分利用计算资源优势的问题,本文对上述交叉点计算方法进行了改进,提出了分区并行的交叉点计算策略,它能够实现多线程多分区同时处理,因而可节省大量计算时间。通过实测数据综合对比了上述四种方法的串行、并行计算速度与准确性,结果表明:四种方法均能完美计算所有交叉点,其中分区并行策略的矩形收缩算法计算速度最快且准确性最高。

摘要： 该文介绍了实时系统中多微处理器之间的通讯技术，并结合系统要求，简要说明了两种不同的串行通讯技术与实现。

摘要： 介绍一种应用PIC18F6520实现与SD2003A时钟的I2C总线接口的设计和实现方案,重点叙述了I2C核的设计思想,并给出其硬件接口电路及通信源程序.

摘要： 介绍一种应用PIC18F6520实现与SD2003A时钟的I2C总线接口的设计和实现方案,重点叙述了I2C核的设计思想,并给出其硬件接口电路及通信源程序.

摘要： 介绍一种应用PIC18F6520实现与SD2003A时钟的I2C总线接口的设计和实现方案,重点叙述了I2C核的设计思想,并给出其硬件接口电路及通信源程序.

摘要： 本发明涉及一种串行闪存控制器、串行闪存控制方法及串行闪存控制系统。该串行闪存控制器包括：原地执行单元接收由处理器通过总线发送的读操作，并将读操作编译成对闪存芯片进行的读命令后发送给闪存控制器；闪存控制器将接收的读命令发送至闪存芯片，以及在闪存芯片根据读命令读取数据之后接收数据，并发送给原地执行单元；原地执行单元接收数据后将数据通过总线返回给处理器，完成处理器的读操作。本发明通过使用外部串行闪存代替内部嵌入式闪存，支持直接从外部的串行闪存中执行程序，具有非常好的灵活性。同时对片上系统的工艺也没有特殊的要求，大大降低了成本。

摘要： 提供串行通信装置、串行通信系统以及串行通信方法。本发明的串行通信装置具备通信部，该通信部经由通信线或无线与其它的串行通信装置之间通过基于异步式的串行信号进行通信。通信部将从包含在串行信号中的传送数据的数据长度减去1位所得的位数以下的后几位固定为规定的逻辑电平来进行发送。通过设为这样的结构，能够在使用廉价的CR振荡电路实现成本降低的同时正常地进行通信。

摘要： 本发明提供了串行信号接收装置、串行发送系统、和串行发送方法。一种串行信号接收装置，包括：串并转换器，其将发送的串行信号转换为并行信号，其中，通过多个信号获得串行化的信号；存储单元，其存储指示了所述多个信号间的相位差的相位差信息；以及校正单元，其基于由存储单元存储的相位差信息来校正从串并转换器输出的并行信号的多个信号间的相位关系。

摘要： 公开了一种在串行通信系统中通过最小化比特的转换来有效地发送/接收串行数据的方法和系统及其串行通信系统。在串行通信系统中用于将经编码的并行数据转换为串行数据以及发送串行数据的方法包括：确定位置，在该位置中首先找到经编码的并行数据的信息比特，所述信息比特被定义为具有预定值以使得所述信息比特不被压缩的比特；以及串行地发送所述首先找到的信息比特以及跟随在该找到的信息比特后的至少一个比特作为经压缩的串行数据，直到到达所确定的位置。

摘要： 讨论一种串行化/去串行化接口，用于减少通过手持移动设备中的柔性缆线来运送的连接和信号的数目。特别地，所述接口为多个I/O装置交织数据，多路复用数据和多路复用控制信号。例如，这些I/O装置包括LCD显示器、照相机、键区和GPIO(通用I/O)装置。

摘要： 本发明公开异步串行通信系统及异步串行通信方法，本发明的异步串行通信系统包括：半导体装置，具有2个端子，从通过一个端子传输的数据接收工作所需的电压；控制器，用于与具有2个端子的上述半导体装置进行异步串行通信；以及串行通信系统，执行上述半导体装置与上述控制器之间的异步串行通信，以通过一个端子写入和读取数据。

摘要： 公开了串行通信设备、串行通信系统以及串行通信方法。所述串行通信设备包括：输入单元、输出单元、存储单元、选通单元和控制单元，所述串行通信设备具有用于接收数据的第一模式、用于转发数据的第二模式和用于发送数据的第三模式，控制单元用于在第一至第三模式之间切换，其中，在所述第一模式，选通单元将输入单元连接到存储单元，在所述第二模式，选通单元将输入单元连接到输出单元，将接收的数据直接输出，在所述第三模式，存储单元中的数据通过输出单元输出。在包括级联的串行通信设备的串行通信系统中，可以减少信号传送至后级串行通信设备的时间，从而提高通信效率和性能。

摘要： 本发明涉及一种串行闪存控制器、串行闪存控制方法及串行闪存控制系统。该串行闪存控制器包括：原地执行单元接收由处理器通过总线发送的读操作，并将读操作编译成对闪存芯片进行的读命令后发送给闪存控制器；闪存控制器将接收的读命令发送至闪存芯片，以及在闪存芯片根据读命令读取数据之后接收数据，并发送给原地执行单元；原地执行单元接收数据后将数据通过总线返回给处理器，完成处理器的读操作。本发明通过使用外部串行闪存代替内部嵌入式闪存，支持直接从外部的串行闪存中执行程序，具有非常好的灵活性。同时对片上系统的工艺也没有特殊的要求，大大降低了成本。

摘要： 本发明提供串行通信装置、串行通信系统以及串行通信方法。本发明的串行通信装置具备通信部，该通信部经由通信线或无线与其它的串行通信装置之间通过基于异步式的串行信号进行通信。通信部将从包含在串行信号中的传送数据的数据长度减去1位所得的位数以下的后几位固定为规定的逻辑电平来进行发送。通过设为这样的结构，能够在使用廉价的CR振荡电路实现成本降低的同时正常地进行通信。

摘要： 讨论一种串行化/去串行化接口，用于减少通过手持移动设备中的柔性缆线来运送的连接和信号的数目。特别地，所述接口为多个I/O装置交织数据，多路复用数据和多路复用控制信号。例如，这些I/O装置包括LCD显示器、照相机、键区和GPIO(通用I/O)装置。