系统级封装

摘要： 在现代雷达系统中,相控阵雷达以其得天独厚的优势依然占据着强势的地位,其中作为核心器件的收发组件发挥重要的作用。伴随着组件高集成、小型化和轻量化的需求,系统级封装(SiP)的技术得以迅猛的发展。本文设计完成了一种基于陶瓷球栅阵列(CBGA)封装的集成S波段和P波段的四通道变频SiP模块,共集成4路S波段变频和1路P波段双向放大芯片,可切换4种工作模式。四通道的带内发射高、低增益值约为30 dB和14 dB,带内接收高、低增益值约为48 dB和35 dB,满足设计要求。此外,变频SiP通过CBGA方式组装在印刷电路板(PCB)上,器件通过100次-55~125°C的温度循环试验,板级可靠性较高。

摘要： 为了使主动网络测量探针国产化、小型化,通过分析目前CAIDA主推的最新主动探测终端工具群岛结构(Archipelago Measurement Infra-Structure,Ark)的硬件参数,并结合现有国产化裸芯片,设计了一种基于微系统技术的探针用主控系统级封装(System in Package,SiP)芯片。该探针主控SiP采用国产处理器搭配现场可编程门阵列(Field Programmable Gate Array,FGPA)的架构,集成双倍数据速率(Double Data Rate,DDR)内存颗粒和Flash等裸芯片,并选配了国产网络物理层芯片。设计完成的SiP芯片总体尺寸仅为30 mm×30 mm,最高主频为1 GHz,内存为2 GB,网口扩展为千兆。采用该探针芯片的系统从芯片选型到软件实现均采用全国产化设计,应用于国内网络测量场合时安全、保密性更高。

摘要： 塑封器件具有体积小、成本低的优点,逐步替代气密性封装器件,广泛地应用于我国军用产品中。军用塑封SIP(System In Package)产品集成度高、结构复杂、可靠性要求高等特点,对塑封工艺带来了挑战,目前国内工业级塑封产品不能完全满足军用可靠性要求,工业级塑封产品常在严酷的环境应力试验下表现出失效。本文针对工业级塑封SIP器件在可靠性试验过程中出现的失效现象进行分析研究,通过超声检测、芯片切面分析等手段,结合产品应力试验结果,分析导致塑封产品失效的关键原因,并针对失效机理提出优化改进方案。

摘要： 低温共烧陶瓷(Low Temperature Co-Fired Ceramics,LTCC)封装能将不同种类的芯片等元器件组装集成于同一封装体内以实现系统的某些功能,是实现系统小型化、集成化、多功能化和高可靠性的重要手段。总结了LTCC基板所采用的封装方式,阐述了LTCC基板的金属外壳封装、针栅阵列(Pin Grid Array,PGA)封装、焊球阵列(Ball Grid Array,BGA)封装、穿墙无引脚封装、四面引脚扁平(Quad Flat Package,QFP)封装、无引脚片式载体(Leadless Chip Carrier,LCC)封装和三维多芯片模块(Three-Dimensional Multichip Module,3D-MCM)封装技术的特点及研究现状。分析了LTCC基板不同类型封装中影响封装气密性和可靠性的一些关键技术因素,并对LTCC封装技术的发展趋势进行了展望。

摘要： 随着射频领域小型化、多功能、高集成的需求增长,系统级封装成为射频组件新的发展方向。基于高温共烧陶瓷基板封装的SiP组件,结合装配工艺过程,研究植球、封装堆叠、表面贴装阶段的热冲击对各向同性环氧导电胶粘接强度的影响,对比了三种导电胶在多次热冲击下粘接强度的变化。试验结果表明,回流热冲击在一定程度上降低了导电胶的粘接强度,随着回流次数增加导电胶强度的降幅逐渐趋于稳定,经历10次回流后的导电胶强度仍然高于GJB 548B要求。

摘要： 近年来,随着摩尔定律逼近极限,片上系统(systemonchip,SoC)的发展已经遇到瓶颈.集成更多的功能单元和更大的片上存储使得芯片面积急剧增大,导致芯片良品率降低,进而增加了成本.各大研究机构和芯片制造厂商开始寻求使用先进的连接和封装技术,将原先的芯片拆成多个体积更小、产量更高且更具成本效益的小芯片(Chiplet)再封装起来,这种封装技术类似于芯片的系统级封装(system inpackage,SiP).目前Chiplet的封装方式没有统一的标准,可行的方案有通过硅桥进行芯片的拼接或是通过中介层进行芯片的连接等,按照封装结构可以分为2D,2.5D,3D.通过归纳整理目前已发布的小芯片产品,讨论了各个结构的优缺点.除此之外,多个小芯片之间的通信结构也是研究的重点,传统的总线或者片上网络(networkonchip,NoC)在Chiplet上如何实现,总结遇到的挑战和现有解决方案.最后通过对现有技术的讨论,探索以后小芯片发展的趋势和方向.

摘要： 为了定量研究共型屏蔽对系统级封装(SiP)近场辐射的影响,基于课题组的近场扫描平台,对近场测试过程中超小型连接器(SMA)对测试的影响进行分析,提出将SMA与SiP分别设置在印制电路板(PCB)两侧的设计方案,有效地抑制了SMA处场泄漏对SiP辐射测试的影响。发现不同屏蔽效能定义方式所得的屏蔽效能结果有一定差异,并给出不同屏蔽效能评估方式的优劣。最后,通过仿真验证了缝隙泄漏是高频屏蔽效能恶化的主要原因。

摘要： 在近场电磁辐射测试研究中,还没有一套完整的面向单个元器件的测试方法。针对此问题,基于表面扫描法对SiP器件的近场电磁辐射测试方法进行研究。第一,利用X光研究SiP器件内部结构并进行干扰源分析;第二,完成硬件、软件层搭建使器件进入工作状态;第三,搭建近场测试系统,对工作中的器件实施近场测试。在案例研究中,所用SiP器件内部封装外围器件和作为主要干扰源的处理器。近场测试结果显示,PCB上辐射主要集中在SiP器件周围,器件近场辐射集中在处理器芯片处。案例研究的结果说明这种测试方法可以有效测量SiP器件的近场电磁辐射,并对器件内干扰源进行分析。

摘要： 随着雷达装备一体化需求的发展,对分系统或模块的质量和大小提出更严苛的要求,轻质化、小型化、系统化是整机的发展趋势。通过对多片数字信号处理器(DSP)芯片进行系统级封装设计,系统尺寸缩小到封装前的24%,仿真结果显示该系统的电源平面在30 MHz内无明显谐振,高速信号的插入损耗大于等于-3 d B@5 GHz,回波损耗小于等于-14 d B@5 GHz,仿真眼图的眼高314 m V,眼宽0.68 UI,满足信号完整性要求。热分析发现,经过散热处理模块最高结温约为55.8°C,满足实际需求。通过工程应用测试,该方案相比于传统方案,具有体积小、使用简单的特点。

摘要： 描述了一种基于锁相合成的高密度频综系统级封装(SiP)的设计思路和问题分析。综合运用电路、电磁、热、力等多维度物理量进行协同仿真和工程分析,在RF类产品不断小型化的趋势下,不断探索和开拓设计边界。高密度频综SiP的技术指标达到项目的技术要求,已应用于多项工程课题。

摘要： 围绕认识和解决高速集成电路互连信号完整性问题,本文作者提出了互连时域建模分析的辛时域差分法和精细积分法,建立了互连信号响应与灵敏度分析的特征法理论方法体系,通过提出优化设计新思路得到了可显著提高全局互连性能的互连最佳工艺参数,发现了碳纳米互连的重要特性,研制出基片集成波导毫米波互连,实现了国际上最高电互连数据传输速率.围绕三维射频系统级封装技术,提出了无源元件设计的新原理、新结构,发明了一系列可集成的小型化高性能微波无源元件与天线,建立了封装电、热、应力协同分析设计的理论方法和封装设计工具平台,研制出一系列射频电子封装重要产品.

摘要： 系统级封装(SiP)是面向未来高性能集成电路的先进封装技术,三维大跨度引线成形是实现SiP叠层芯片与基板互连的关键之一.针对SiP大跨度引线离面摆动大导致短路、劈刀轨迹复杂导致速度慢/一致性差的现状,本项目提出通过外场能量形成折点的新原理,以及基于新原理的引线构型设计和三维大跨度稳定快速引线新方法.

摘要： SIP(System in Package),指系统级封装.它强调的是将一个尽可能完整的电子系统或子系统高密度地集成于一个封装体内.它与系统芯片(SOC)互补,实现一种新的更高层次的混合集成,具有设计灵活、相对成本低、周期短等优势,其优势使之更加适合于未来电子整机系统.文中分析了RF SIP在无源元件集成、高密度互连、微磁电结构和可靠性等方面的关键技术,介绍了SIP技术在射频领域的典型应用实例.

摘要： 随着我国航天科技面临技术创新、强大国防的迫切需求,对于航天计算机系统等重点技术发展提出了集成化、小型化、智能化的迫切需求,随着微系统封装集成等核心技术的发展,推动着航天综合电子系统的小型化、智能化、信息融合等关键技术突破.针对宇航计算机集成技术的发展,提出了基于SiP微系统封装的宇航计算机系统集成设计、实现基于可编程器件的异构并行计算机系统架构技术.基于系统级封装SiP宇航计算机集成设计、一体化封装以及进行关键信号的传输特性仿真优化,可靠性加固设计研究,为我国航天未来基于SiP封装的通用化计算机平台的确立发展重点和方向.

摘要： 随着中国航天科技面临技术创新、强大国防的迫切需求,对于航天计算机系统等重点技术发展提出了集成化、小型化、智能化的迫切需求,随着微系统封装集成等核心技术的发展,推动着航天综合电子系统的小型化、智能化、信息融合等关键技术突破.本文针对宇航计算机集成技术的发展,提出了基于SiP微系统封装的宇航计算机系统集成设计、实现基于可编程器件的异构并行计算机系统架构技术.基于系统级封装SiP宇航计算机集成设计、一体化封装以及进行关键信号的传输特性仿真优化,可靠性加固设计研究,为中国航天未来基于SiP封装的通用化计算机平台的确立发展重点和方向.

摘要： 随着电子信息技术的发展和社会的需求,电子产品不断向小型化、轻量化、高性能、多功能和低成本的方向发展.在过去几十年里,HIC、MCM、SOC等技术在微电子领域内起到了重要作用.现在,SIP这种新型的封装技术由于其设计灵活、周期短、兼容性好、成本低等特点而脱颖而出,引起了国内外高度的重视.成为弥补MCM、SOC等技术不足的一种理想封装技术. 本文通过对SIP、SOP、SOC、MCM技术进行对比分析,总结出SIP新型封装技术的优缺点及其应用领域和发展前景.

摘要： 本文将扩散硅压力敏感芯片和驱动放大电路集成在一块专门设计的印制电路板上，然后运用SIPP技术和特殊的封装工艺将整个印制电路板封装在一个金属壳体内形成一个完整的压力传感器。该传感器经测试性能良好，与传统工艺的同类产品相比体积小，成本低，并满足车用的严格标准。

摘要： 针对SOC/SIP类器件的特殊性,首先本文将简要总结国内军工单位SOC/SIP类器件的使用现状;其次,将从筛选、质量一致性检验、DPA试验、验收和应用验证等五个方面阐述SOC/SIP类器件的质量控制方法;最后将提出一些意见和建议,仅供大家参考.

摘要： 针对SOC/SIP类器件的特殊性,首先本文将简要总结国内军工单位SOC/SIP类器件的使用现状;其次,将从筛选、质量一致性检验、DPA试验、验收和应用验证等五个方面阐述SOC/SIP类器件的质量控制方法;最后将提出一些意见和建议,仅供大家参考.

摘要： 针对SOC/SIP类器件的特殊性,首先本文将简要总结国内军工单位SOC/SIP类器件的使用现状;其次,将从筛选、质量一致性检验、DPA试验、验收和应用验证等五个方面阐述SOC/SIP类器件的质量控制方法;最后将提出一些意见和建议,仅供大家参考.

摘要： 一种晶圆级封装方法，方法包括：提供形成有多个第一芯片的第一器件晶圆，所述第一芯片包括相对的第一表面和第二表面，所述第一表面具有裸露的且相间隔的第一焊垫和外接电极；形成覆盖所述外接电极的遮挡层；提供多个第二芯片，所述第二芯片的表面具有裸露的第二焊垫；利用键合层将所述第二芯片键合于所述第一芯片的第一表面上，所述第二焊垫和第一焊垫上下相对，围成空隙，所述第一焊垫和所述第二焊垫包括正对部分和错开部分，且所述第二芯片露出所述外接电极；形成所述遮挡层后，形成填充于所述空空隙中的导电凸块；形成所述导电凸块后，去除所述遮挡层。本发明在实现晶圆级封装的同时，提高封装效率和可靠性、降低封装成本。

摘要： 一种系统级封装装置包括布置在公共封装中的至少三个电气装置部件。第一电气装置部件包括第一垂直尺寸，第二电气装置部件包括第二垂直尺寸，并且第三电气装置部件包括第三垂直尺寸。第一电气装置部件和第二电气装置部件被并排布置在所述公共封装中。此外，第三电气装置部件可以被布置于公共封装中的第一电气装置部件的顶部。第三电气装置部件的至少一部分被垂直布置在第二电气装置部件的正面水平面和第二电气装置部件的背面水平面之间。

摘要： 本发明涉及半导体技术领域，尤其涉及一种射频芯片系统级封装方法及射频芯片系统级封装结构，该方法包括：提供基板，基板包括多个第一预设区域和多个第二预设区域；在基板的每个第一预设区域组装对应的芯片连接结构，每个芯片连接结构包括：芯片和位于芯片有源面的第一垂直互联结构，部分芯片的高度不同，对应的第一垂直互联结构的高度也不同；在基板的每个第二预设区域形成第二垂直互联结构；在基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层；在塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层，将不同高度的芯片组装在基板上，并采用在芯片的正面进行再布线，进而确保芯片的背金接地需求。

摘要： 提供了一种系统级封装(SoP)模块及具有该SoP的移动计算装置，所述SoP模块包括：印刷电路板(PCB)，具有第一侧和相对的第二侧；第一IC，附着到第一侧；第二IC，附着到第二侧。PCB还提供用于连接第一IC和第二IC的电通路。第二IC通过其附着到PCB的导体还允许当SoP处于系统级状态时电测试第一IC。

摘要： 本发明提供一种系统级封装模块组件，所述系统级封装模块组件包括基板、与所述基板电连接的芯片、电感及电器元件，所述基板包括第一表面、与所述第一表面相对的第二表面及收容槽，所述收容槽贯穿所述第二表面以及所述第一表面；所述电感包括磁芯及电感线圈，所述磁芯包括基体及凸设于所述基体的一外表面的凸台，所述基体凸设有所述凸台的外表面与所述第二表面贴合，所述凸台收容于所述收容槽内，所述电感线圈嵌设于所述凸台内，所述芯片包括一安装面，所述芯片装设于所述第一表面上且所述安装面与所述第一表面间隔相对，所述收容槽内的凸台正投影于所述芯片的所述安装面上，所述电器元件位于所述芯片周缘。本发明还提供一种系统级封装模块及电子设备。

摘要： 本发明涉及半导体技术领域，尤其涉及一种射频芯片系统级封装方法及射频芯片系统级封装结构，该方法包括：提供基板，基板包括多个第一预设区域和多个第二预设区域；在基板的每个第一预设区域组装对应的芯片连接结构，每个芯片连接结构包括：芯片和位于芯片有源面的第一垂直互联结构，部分芯片的高度不同，对应的第一垂直互联结构的高度也不同；在基板的每个第二预设区域形成第二垂直互联结构；在基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层；在塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层，将不同高度的芯片组装在基板上，并采用在芯片的正面进行再布线，进而确保芯片的背金接地需求。

摘要： 本申请涉及半导体芯片系统级封装技术领域，公开一种用于芯片系统级封装的方法，包括：提供待使用芯片和待封装晶圆；将待使用芯片倒装焊接在待封装晶圆上；通过第一导体连接第二金属衬垫和第一金属层；通过第二导体连接第三金属衬垫和第二金属层；形成包括待使用芯片、待封装晶圆、第一导体和第二导体的待塑封结构；对待塑封结构进行塑封，形成塑封层；在塑封层上形成通过第一导体连接待封装晶圆的第三金属层；在塑封层上形成通过第二导体连接待封装晶圆的第四金属层。这样，不需要设置TSV硅通孔和封装基板即可完成芯片系统级封装，能够使得封装成本低且封装成品的尺寸小型化。本申请还公开一种芯片系统级封装结构。

摘要： 本公开涉及半导体装置、系统级封装以及用于车辆的系统级封装。目标是在重复从高温到低温的环境变化时抑制焊球破裂。一种半导体装置包括半导体集成电路和基板。半导体集成电路是例如半导体芯片。半导体集成电路与基板之间的热膨胀系数不同。基板在与安装半导体集成电路的表面相对的表面上包括多个焊球。基板在与半导体集成电路的边缘中的至少一边相对应的位置处不具有焊球。

摘要： 本发明涉及制造系统级封装器件的方法以及系统级封装器件。在该方法中，将至少一个具有预定尺寸的第一类管芯、至少一个具有预定尺寸的第二类管芯以及用于输入操作和输出操作的连接元件包含到系统级封装器件中。选择第一类管芯以用于重定尺寸，所选择的第一类管芯为光学元件。向所选择的第一类管芯的至少一侧添加材料，使得所添加的材料和所选择的第一类管芯形成重定尺寸的管芯结构。在重定尺寸的管芯结构上形成连接层。对重定尺寸的管芯结构进行定尺寸，以允许将未被选择的至少一个第二类管芯以及连接元件安装成经由连接层与重定尺寸的管芯结构接触。通过从与连接层相对的表面移除所添加的材料来进行减薄，使得所选择的第一类管芯的光学元件露出。

摘要： 本实用新型公开了一种系统级封装芯片以及设备。其中，该系统级封装芯片包括：系统总线单元；微控制器处理单元与系统总线单元连接；无线保真BB/MAC/PHY处理单元与微控制器处理单元经由系统总线单元相连；用于感测物体的运动加速度和位移大小的微机电系统MEMS加速度传感器单元，MEMS加速度传感器单元经由系统总线单元联结至微控制器处理单元。由此，通过该系统级封装芯片能够感测物体的运动加速度和位移大小，并通过微控制器处理单元实现自动控制洗衣机等设备的高速运动状态，该系统级封装芯片具有轻薄短小、多功能、低功耗的特性。