硅晶体管

摘要： 尽管从20世纪60年代末70年代初开始,硅晶体管技术的出现宣告着大多数依赖电子管产品的缓慢结束,但许多音乐家尤其是吉他手,仍继续偏爱电子管放大器。“自然”和“温暖”只是被电子管放大器纯粹主义者青睐的用来描述所产生音色的两个常见形容词,这让那些更倾向于高科技的人一直烦恼,他们辩称(从理论上讲,这基本上是正确的)这种不合时宜的设备拥有的所有品质都可以通过更现代化的数字模拟真实地再现。

摘要： 针对目前使用较多的硅晶体管C类脉冲功率放大器,给出了一种多级级联、末级多路平衡并联的设计方案,对整体方案组成、各级放大增益及级间电平分配进行了详细的分析,具体给出了器件选型方案及电路匹配方法,测试结果证明该设计满足指标要求.最后提出了一种减小脉冲上升沿时间的解决方法.

摘要： 人们对摩尔定律的命运感到绝望的原因主要集中在不断缩小的硅晶体管。但越来越多的研究人员开始关注基础结构的另一个关键部分：连接各个晶体管以形成复杂电路的铜线。

摘要： 伊利诺伊大学厄巴纳·尚佩恩分校的一个研究小组通过优化构成器件的半导体层的组成提高氮化镓（GaN）-硅晶体管技术。并与行业合作伙伴Veeco和IBM合作，该团队在200mm硅衬底上创建了高电子迁移率晶体管（HEMT）结构，其工艺将扩展到更大的工业标准晶圆尺寸。

摘要： 英特尔正计划利用现有的硬件材料去开发量子计算机。通过量子机制，量子计算机能带来更强大的计算性能。竞争对手IBM、微软和谷歌都在开发量子计算机，但这些量子计算机与当前的计算机有很大不同。英特尔则计划利用当前的硅晶体管材料来实现量子计算机。

摘要： 据美国威斯康星大学麦迪逊分校官网近日报道，该校材料学家成功研制的1英寸大小碳纳米晶体管，首次在性能上超越硅晶体管和砷化镓晶体管。这一突破是碳纳米管发展的重大里程碑，将引领碳纳米管在逻辑电路、高速无线通讯和其他半导体电子器件等技术领域大展宏图。

摘要： 美国威斯康星大学麦迪逊分校的科研团队，在出版的《科学报告》杂志上撰文称，他们使用一种独特方法，研制出了处理速度最快的柔性硅基晶体管，能无线传输数据和能量，有望用在包括可穿戴电子设备和传感器等在内的诸多领域。

摘要： 在注氧隔离(SIMOX)绝缘体上硅(SOI)材料的埋氧中注入了不同剂量的氮离子，并在不同温度下实施了注氮后的高温退火。使用电容.电压(C-V)技术，对经Co-60γ射线辐照后的埋氧注氮SIMOX SOI材料中埋氧的辐射感生正电荷密度进行了表征。结果显示，较低的注氮剂量和较高的退火温度可抑制埋氧中辐射感生正电荷的净积累，从而改善SIMOX SOI材料的抗总剂量辐射能力。借助于二次离子质谱(SIMS)及傅里叶变换红外光谱(FTIR)分析技术，对实验结果进行了讨论。

摘要： 在注氧隔离(SIMOX)绝缘体上硅(SOI)材料的埋氧中注入了不同剂量的氮离子，并在不同温度下实施了注氮后的高温退火。使用电容.电压(C-V)技术，对经Co-60γ射线辐照后的埋氧注氮SIMOX SOI材料中埋氧的辐射感生正电荷密度进行了表征。结果显示，较低的注氮剂量和较高的退火温度可抑制埋氧中辐射感生正电荷的净积累，从而改善SIMOX SOI材料的抗总剂量辐射能力。借助于二次离子质谱(SIMS)及傅里叶变换红外光谱(FTIR)分析技术，对实验结果进行了讨论。

摘要： 在注氧隔离(SIMOX)绝缘体上硅(SOI)材料的埋氧中注入了不同剂量的氮离子，并在不同温度下实施了注氮后的高温退火。使用电容.电压(C-V)技术，对经Co-60γ射线辐照后的埋氧注氮SIMOX SOI材料中埋氧的辐射感生正电荷密度进行了表征。结果显示，较低的注氮剂量和较高的退火温度可抑制埋氧中辐射感生正电荷的净积累，从而改善SIMOX SOI材料的抗总剂量辐射能力。借助于二次离子质谱(SIMS)及傅里叶变换红外光谱(FTIR)分析技术，对实验结果进行了讨论。

摘要： 在注氧隔离(SIMOX)绝缘体上硅(SOI)材料的埋氧中注入了不同剂量的氮离子，并在不同温度下实施了注氮后的高温退火。使用电容.电压(C-V)技术，对经Co-60γ射线辐照后的埋氧注氮SIMOX SOI材料中埋氧的辐射感生正电荷密度进行了表征。结果显示，较低的注氮剂量和较高的退火温度可抑制埋氧中辐射感生正电荷的净积累，从而改善SIMOX SOI材料的抗总剂量辐射能力。借助于二次离子质谱(SIMS)及傅里叶变换红外光谱(FTIR)分析技术，对实验结果进行了讨论。

摘要： SOI(Silicon-On-Insulator)技术在器件结构上有着独特的优势，与体硅电路相比，SOICMOS电路在抗单粒子、抗瞬时辐照方面有着突出优势，在航天等领域有着广泛的应用。但其BOX(buried oxide)层的存在使其抗总剂量辐照性能变差。本文主要介绍了总剂量辐照引起的氧化物陷阱电荷、界面态电荷的建立机制以及与其形成相关的主要因素，并在此基础上阐述了总剂量辐照加固的各种方法，最后对总剂量辐照器件模型做了介绍。

摘要： SOI(Silicon-On-Insulator)技术在器件结构上有着独特的优势，与体硅电路相比，SOICMOS电路在抗单粒子、抗瞬时辐照方面有着突出优势，在航天等领域有着广泛的应用。但其BOX(buried oxide)层的存在使其抗总剂量辐照性能变差。本文主要介绍了总剂量辐照引起的氧化物陷阱电荷、界面态电荷的建立机制以及与其形成相关的主要因素，并在此基础上阐述了总剂量辐照加固的各种方法，最后对总剂量辐照器件模型做了介绍。

摘要： SOI(Silicon-On-Insulator)技术在器件结构上有着独特的优势，与体硅电路相比，SOICMOS电路在抗单粒子、抗瞬时辐照方面有着突出优势，在航天等领域有着广泛的应用。但其BOX(buried oxide)层的存在使其抗总剂量辐照性能变差。本文主要介绍了总剂量辐照引起的氧化物陷阱电荷、界面态电荷的建立机制以及与其形成相关的主要因素，并在此基础上阐述了总剂量辐照加固的各种方法，最后对总剂量辐照器件模型做了介绍。

摘要： SOI(Silicon-On-Insulator)技术在器件结构上有着独特的优势，与体硅电路相比，SOICMOS电路在抗单粒子、抗瞬时辐照方面有着突出优势，在航天等领域有着广泛的应用。但其BOX(buried oxide)层的存在使其抗总剂量辐照性能变差。本文主要介绍了总剂量辐照引起的氧化物陷阱电荷、界面态电荷的建立机制以及与其形成相关的主要因素，并在此基础上阐述了总剂量辐照加固的各种方法，最后对总剂量辐照器件模型做了介绍。

摘要： 本发明涉及低温多晶硅薄膜晶体管的制造方法及利用该方法制备的低温多晶硅薄膜晶体管，在基板上生成缓冲层，图案化多晶硅层，对多晶硅层进行一定量的离子注入或者不注入以形成薄膜晶体管的沟道区；沉积栅极绝缘层，第一离子注入阻挡层，隔着栅极绝缘层对多晶硅层进行离子注入，形成源极和漏极；而后在沟道区两侧生成掺杂量不等的轻掺杂漏极区，其中靠近源极的源极轻掺杂区的掺杂量高于靠近漏极的漏极轻掺杂区的掺杂量。上述方案中离子注入形成源极和漏极的过程中隔着栅极绝缘层，可以缓冲离子注入过程，有效避免了现有技术中直接对多晶硅材料进行离子注入对多晶硅材料晶格的破坏的问题，提高了所制备的低温多晶硅薄膜晶体管的产品性能。

摘要： 本发明描述了一种在硅中使用结型场效应晶体管构造互补逻辑电路的方法。本发明理想地适用于深亚微米尺寸，尤其适于65nm以下。本发明的基础是在增强模式下工作的互补结型场效应晶体管。JFET的速度-功率性能在亚70纳米尺寸下变得能够与CMOS器件相比。然而，JFET的最大电源电压仍然限制在内建电势(二极管压降)以下。为了满足某些要求对外部电路的接口驱动至更高电压电平的应用，本发明还包括用于在与JFET器件相同的衬底上构造CMOS器件的结构和方法。

摘要： 硅-双极型晶体管(100)具有基极，带有第一个高杂质浓度的基极层(105)和第二个低杂质浓度的基极层(106)，它们共同构成基极。发射极全部含高杂质浓度并直接淀积在第二个基极层(106)上。

摘要： 公开了一种在硅双极晶体管制造中用来制作基极区和用来开发射极窗口的方法，它包含下列步骤：提供具有器件隔离(3)的硅衬底(1)；在所述衬底中或其顶部制作第一基极区(5)；在所述第一基极区上制作薄的氧化物层(7)；在所述薄的氧化物层顶部制作硅层(9)，所述硅层将作为第二基极区；对所述硅层进行离子注入；在所述硅层顶部制作电介质层(11)，所述电介质用来隔离所述晶体管的基极区和发射极区；对这样得到的结构进行图形化，以便确定发射极窗口(15)；对所述确定的发射极窗口区域内的结构进行蚀刻，穿过电介质层和硅层，其中薄的氧化物层被用作蚀刻停止层，从而形成发射极窗口；以及随后对结构进行热处理，使氧化物破裂，致使第一和第二基极区彼此接触。

摘要： 本发明提供一种低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管，通过先对栅极绝缘层进行蚀刻形成凹槽，然后在该凹槽上形成栅极，使得栅极的宽度略大于凹槽的宽度，再对有源层进行离子植入形成源、漏极接触区、沟道区、及至少位于所述漏极接触区与沟道区之间的一过渡区，所述过渡区上方的栅极绝缘层相比于沟道区处更厚，可以屏蔽部分栅极电场，使得此处的载流子浓度相比于沟道处较低，形成一个过渡，从而抑制由于漏极处的大电场对器件造成的损害；该制作方法简单，省去了LDD的制程，可减少一道光罩，降低生产成本。本发明的低温多晶硅薄膜晶体管，在不减小器件开电流的情况下，大幅度降低器件的关电流。

摘要： 本发明涉及低温多晶硅薄膜晶体管的制造方法及利用该方法制备的低温多晶硅薄膜晶体管，在基板上生成缓冲层，图案化多晶硅层，对多晶硅层进行一定量的离子注入或者不注入以形成薄膜晶体管的沟道区；沉积栅极绝缘层，第一离子注入阻挡层，隔着栅极绝缘层对多晶硅层进行离子注入，形成源极和漏极；而后在沟道区两侧生成掺杂量不等的轻掺杂漏极区，其中靠近源极的源极轻掺杂区的掺杂量高于靠近漏极的漏极轻掺杂区的掺杂量。上述方案中离子注入形成源极和漏极的过程中隔着栅极绝缘层，可以缓冲离子注入过程，有效避免了现有技术中直接对多晶硅材料进行离子注入对多晶硅材料晶格的破坏的问题，提高了所制备的低温多晶硅薄膜晶体管的产品性能。

摘要： 本发明描述了一种在硅中使用结型场效应晶体管构造互补逻辑电路的方法。本发明理想地适用于深亚微米尺寸，尤其适于65nm以下。本发明的基础是在增强模式下工作的互补结型场效应晶体管。JFET的速度-功率性能在亚70纳米尺寸下变得能够与CMOS器件相比。然而，JFET的最大电源电压仍然限制在内建电势(二极管压降)以下。为了满足某些要求对外部电路的接口驱动至更高电压电平的应用，本发明还包括用于在与JFET器件相同的衬底上构造CMOS器件的结构和方法。

摘要： 本发明描述了一种在硅中使用结型场效应晶体管构造互补逻辑电路的方法。本发明理想地适用于深亚微米尺寸，尤其适于65nm以下。本发明的基础是在增强模式下工作的互补结型场效应晶体管。JFET的速度－功率性能在亚70纳米尺寸下变得能够与CMOS器件相比。然而，JFET的最大电源电压仍然限制在内建电势(二极管压降)以下。为了满足某些要求对外部电路的接口驱动至更高电压电平的应用，本发明还包括用于在与JFET器件相同的衬底上构造CMOS器件的结构和方法。

摘要： 一种薄膜晶体管的制造方法，其包括下列步骤：首先，于基板上形成非晶硅层。接着，于此非晶硅层上形成第一栅绝缘层。之后，进行退火工艺，以使上述非晶硅层熔融后再结晶而成为多晶硅层。然后，图案化此第一栅绝缘层与多晶硅层，以定义出岛状图案。之后，再于此岛状图案上形成栅极。最后，于此岛状图案的多晶硅层中形成源极区与漏极区。在进行退火工艺之后，多晶硅层与栅绝缘层之间的间界致密性将会变得更为紧密，此即有助于减少薄膜晶体管元件在工作时产生的漏电流。

摘要： 本发明提供一种多晶硅晶体管制造方法及多晶硅晶体管、显示器件，为解决现有技术中存在的，多晶硅晶体管源极及漏极-半导体接触电阻偏高的问题，该方法包括，形成多晶硅层，在多晶硅层上形成高功函接触层，在高功函接触层上形成金属电极，由于在多晶硅层上形成镍金属层，利用多晶硅高迁移率以及镍金属相对于多晶硅的高功函特性，达到降低接触电阻的目的，从而实现降低开启电压和器件功耗的效果。