现场可编程阵列

摘要： 为纠正信号在无线信道中由于噪声和干扰产生的误码,采用具有良好信道纠错能力的卷积编码作为信道编码,设计了一种多码率卷积码的编码方法.给出多码率编码器的MATLAB算法,并利用Verilog HDL硬件描述语言完成多码率卷积编码器的FPGA设计,在Isim软件上实现时序仿真验证,并在Spartan-6系列XC6SLX45CSG324 FPGA芯片上完成了多码率卷积编码器的硬件调试.测试结果表明,多码率卷积编码器可以根据无线信道的状态来选择编码速率,并且能应用于实际项目中.

摘要： 设计并实现了适用于家庭安全网关的HMAC SHA3算法的快速、高效、且结构紧凑的硬件电路.该硬件电路可支持任意长度字节的数据包,并能正确计算出摘要值.处理一组长度为512 bit数据仅需要130个时钟数.在Arriv V开发板上,整个硬件电路最大时钟频率能达到145.67 MHz.

摘要： 基于弹载合成孔径雷达(SAR)对成像精度、处理时间、资源使用效率和设备低功耗的更高要求,提出一种基于FPGA的多普勒中心频率估计方法,采用FPGA实现实时高精度多普勒中心频率估计.改进回波处理流程,在距离向脉冲压缩过程中,距离向脉冲压缩结束后即可完成多普勒中心频率估计,进行后续距离走动校正(RCMC),实现了SAR信号处理机的“零等待”.在算法实现过程中,提出了基于FPGA的流水线式相位解缠绕方法和基于最小二乘的参数曲线拟合算法,实现相位解缠绕的连续流水输出以及中心频率估计参数精确插值.通过试验验证,基于FPGA的多普勒中心频率估计方法,充分发挥了处理资源使用效率,使SAR信号处理机硬件相对以前减少80％以上,处理时间和频率估计精度均优于系统要求.

摘要： 为了适应光传送网的快速发展,提出一种基于FPGA的超高速光信号接入方案.将速率为100Gb/s的光信号经过光电转换变成数字信号,再经变速芯片处理后,变为10Gb/s速率等级的电信号,提供给后续设备处理.测试结果表明,该方案具备100Gb/s超高速率的接入能力,具有实用价值.%In order to adapt to the rapid development of optical transport network, an FPGA-based ultra-high speed optical signal access scheme is proposed. The optical signal at a rate of 100Gb/s is converted into a digi-tal signal by photoelectric conversion, and then processed by a gearbox IC to become an electrical signal of a rate of 10Gb/s, which is provided to subsequent devices for processing. Test results show that the program has a 100Gb/s high-speed access capability, with practical value.

摘要： 针对经典Sobel算子方向和模板尺寸的局限性及FPGA硬件处理速度快、并行流水线处理等特点,本文提出了对图像边缘8个方向进行检测并由Verilog语言编程实现的改进的Sobel算子.FPGA仿真结果表明,改进的Sobel算子可以优化图像边缘检测效果,同时可以并行处理多张图像,满足图像处理系统的实时性要求.

摘要： 针对经典Sobel算子方向和模板尺寸的局限性及FPGA硬件处理速度快、并行流水线处理等特点,本文提出了对图像边缘8个方向进行检测并由Verilog语言编程实现的改进的Sobel算子。FPGA仿真结果表明,改进的Sobel算子可以优化图像边缘检测效果,同时可以并行处理多张图像,满足图像处理系统的实时性要求。

摘要： 针对海面小型舰船GPS定位信号易受干扰和安全性差的问题,设计了一套VHF无线电辅助定位测向系统.系统采用5元均匀线性阵列接收舰船的脉冲应答信号,利用FPGA硬件处理模块快速实现基于多重信号分类(MUSIC)算法的超分辨测向测距,其中特征向量分解(EVD)模块采用Jacobi快速迭代算法,达到ms级响应速度;校准模块采用仅需移位加法运算的坐标旋转数字计算机(CORDIC),不仅节约了硬件计算资源,还减少了阵列误差对测向结果的影响,有效提高了系统测向精度.通过与浮动目标建立了基于时分多址(TDMA)的通信机制,能够以软件方式自适应改变工作频段和工作时间,大大增强了抗干扰能力强.测试结果表明:系统测距偏差在15 m以内,在阵列正前方±40°夹角内时测向偏差能够保持在3°以内,能够快速有效的获知目标方位距离信息,为小型舰船在复杂干扰环境下的高精度定位提供了一种有效辅助测量手段.%Due to GPS signals to be the poor safety and vulnerability under interference when applied to mini oceanic ship,a VHF radio auxiliary positioning system is designed.In this system,a 5-element linear array is adopted to receive impulse response signal from ship-mounted transponder.FPGA hardware processor implements MUSIC-based direction of arrival(DOA)estimation algorithm.Interval eigenvector decomposition(EVD)module of the processor adopts Jacobi iterative core,which can reduce response time to ms level.Calibration module is realized by coordinate rotation digital computer(CORDIC),which not only saves computation resources but also improves estimation precision.By applying time division multiplexing(TDMA)communication protocol,system software can adjust working frequency and time slot adaptively,which greatly improves anti-jamming effect.The final test results show that,when included angle between azimuth and array normal is less than 40°,distance measurement deviation is within 15 m,and maximum DOA estimation error is within 3°.Therefore,this rapid and precise DOA estimation method provides an effective azimuth measurement approach under complex electromagnetic environment.

摘要： 微软针对实时人工智能的Brainwave深度学习加速平台由高性能分布式系统架构构成，运行在被称为现场可编程阵列（FPGA）的可定制芯片上的硬件深层神经网络引擎之上，其中还包括一个用于部署在受过训练的模型编译器。

摘要： 同步接口是光纤纵差保护装置的重要组成部分，本文介绍了Cyclone Ⅱ FPGA在光纤纵差保护同步接口中的应用，详细地阐述了FPGA(现场可编程阵列)实现光纤纵差保护同步通信接口的原理。大规模可编程逻辑技术使得光纤保护同步接口硬件简单高效，软件模块配置灵活，从而提高了光纤纵差保护装置通信的可靠性和稳定性。该设计可作为光纤纵差保护同步通信接口的典型方案而在电力系统中得到越来越广泛的应用。

摘要： 设计了一种将相机Camera Link接口信号转换为标清数字信号的智能卡；详细阐述了Camera Link输入接口电路、以EP2C50为核心处理器的并串转换电路、图像处理电路以及输出驱动电路的设计，RS422接口；通过在靶场实际使用证实：该视频卡不仅实现了标清接口转换，而且实现了图像增强、分辨率转换等处理功能，能够更好地满足人眼对图像的视觉要求。

摘要： 设计了一种将相机Camera Link接口信号转换为标清数字信号的智能卡；详细阐述了Camera Link输入接口电路、以EP2C50为核心处理器的并串转换电路、图像处理电路以及输出驱动电路的设计，RS422接口；通过在靶场实际使用证实：该视频卡不仅实现了标清接口转换，而且实现了图像增强、分辨率转换等处理功能，能够更好地满足人眼对图像的视觉要求。

摘要： 设计了一种将相机Camera Link接口信号转换为标清数字信号的智能卡；详细阐述了Camera Link输入接口电路、以EP2C50为核心处理器的并串转换电路、图像处理电路以及输出驱动电路的设计，RS422接口；通过在靶场实际使用证实：该视频卡不仅实现了标清接口转换，而且实现了图像增强、分辨率转换等处理功能，能够更好地满足人眼对图像的视觉要求。

摘要： 设计了一种将相机Camera Link接口信号转换为标清数字信号的智能卡；详细阐述了Camera Link输入接口电路、以EP2C50为核心处理器的并串转换电路、图像处理电路以及输出驱动电路的设计，RS422接口；通过在靶场实际使用证实：该视频卡不仅实现了标清接口转换，而且实现了图像增强、分辨率转换等处理功能，能够更好地满足人眼对图像的视觉要求。

摘要： 设计了一种将相机Camera Link接口信号转换为标清数字信号的智能卡；详细阐述了Camera Link输入接口电路、以EP2C50为核心处理器的并串转换电路、图像处理电路以及输出驱动电路的设计，RS422接口；通过在靶场实际使用证实：该视频卡不仅实现了标清接口转换，而且实现了图像增强、分辨率转换等处理功能，能够更好地满足人眼对图像的视觉要求。

摘要： 根据目前基于FPGA的图像处理现状以及FPGA器件发展趋势，确定了以CycloneⅡ FPGA作为主处理芯片，建立了基于NIOSⅡ精简指令架构嵌入式处理器的SOPC图像处理系统．硬件部分在QuarmsⅡ和SOPC Builder中进行开发．SOPCBuilder负责生成SOPC软核；QuartusⅡ负责完成顶层模块以及相关设置并编译生成硬件平台．软件在NIOSⅡ IDE中进行开发，编程实现SD卡驱动，文件读取，图像SURF特征点提取以及特征线段的计算，对系统进行了全面的软硬件优化，加快了系统处理速度．实验结果表明，该系统可以完成既定功能，处理时间在0.18秒左右．

摘要： 根据目前基于FPGA的图像处理现状以及FPGA器件发展趋势，确定了以CycloneⅡ FPGA作为主处理芯片，建立了基于NIOSⅡ精简指令架构嵌入式处理器的SOPC图像处理系统．硬件部分在QuarmsⅡ和SOPC Builder中进行开发．SOPCBuilder负责生成SOPC软核；QuartusⅡ负责完成顶层模块以及相关设置并编译生成硬件平台．软件在NIOSⅡ IDE中进行开发，编程实现SD卡驱动，文件读取，图像SURF特征点提取以及特征线段的计算，对系统进行了全面的软硬件优化，加快了系统处理速度．实验结果表明，该系统可以完成既定功能，处理时间在0.18秒左右．

摘要： 根据目前基于FPGA的图像处理现状以及FPGA器件发展趋势，确定了以CycloneⅡ FPGA作为主处理芯片，建立了基于NIOSⅡ精简指令架构嵌入式处理器的SOPC图像处理系统．硬件部分在QuarmsⅡ和SOPC Builder中进行开发．SOPCBuilder负责生成SOPC软核；QuartusⅡ负责完成顶层模块以及相关设置并编译生成硬件平台．软件在NIOSⅡ IDE中进行开发，编程实现SD卡驱动，文件读取，图像SURF特征点提取以及特征线段的计算，对系统进行了全面的软硬件优化，加快了系统处理速度．实验结果表明，该系统可以完成既定功能，处理时间在0.18秒左右．

摘要： 根据目前基于FPGA的图像处理现状以及FPGA器件发展趋势，确定了以CycloneⅡ FPGA作为主处理芯片，建立了基于NIOSⅡ精简指令架构嵌入式处理器的SOPC图像处理系统．硬件部分在QuarmsⅡ和SOPC Builder中进行开发．SOPCBuilder负责生成SOPC软核；QuartusⅡ负责完成顶层模块以及相关设置并编译生成硬件平台．软件在NIOSⅡ IDE中进行开发，编程实现SD卡驱动，文件读取，图像SURF特征点提取以及特征线段的计算，对系统进行了全面的软硬件优化，加快了系统处理速度．实验结果表明，该系统可以完成既定功能，处理时间在0.18秒左右．

摘要： 一种配置现场可编程门阵列的装置及方法、现场可编程门阵列。该配置现场可编程门阵列的装置包括协议控制器和数据分发器，协议控制器配置为按照数据传输协议读取初始数据，由初始数据转换得到存储数据和与存储数据对应的数据存储地址，并输出存储数据和数据存储地址；数据分发器与协议控制器连接，配置为接收存储数据和数据存储地址，并根据数据存储地址分发存储数据至对应于数据存储地址的至少一个存储单元存储。该装置提高对现场可编程门阵列进行系统级验证的效率。

摘要： 本发明提供了一种基于DW8051核的现场可编程门阵列片上可编程系统，该片上可编程系统以DW8051核为核心，包括存储器、外部接口和为整个系统提供时钟和复位信号的时钟复位电路；存储器包括ROM程序存储器、扩展数据存储器和内部数据存储器三部分存储空间；外部接口电路包括SFR译码模块、IIC总线接口、外设小系统三个小模块；时钟复位电路包括时钟信号产生和复位产生两个模块。本发明的片上可编程系统由于内部集成了DW8051核，提高了此控制系统的运行速度；由于在FPGA内部实现控制逻辑，增强了系统的抗干扰性，稳定性。本发明可以根据实际系统需要修改相应逻辑算法，具有很强的灵活性和可配置性。

摘要： 本发明包括一种可编程互连单元开关电路结构(10)，所述结构具有：一控制栅极电位节点；一第一浮动栅极闪存晶体管(20)，其具有一漏极、一源极、一浮动栅极及一连接至所述控制栅极电位节点的控制栅极；及一第二浮动栅极闪存晶体管(30)，其具有一连接至一第一编程节点的漏极、一连接至一第二编程节点的漏极、一连接至所述第一浮动栅极闪存晶体管(20)的所述浮动栅极的浮动栅极及一连接至所述控制栅极电位节点的控制栅极，由此，在所述编程操作期间，所述第一浮动栅极闪存晶体管(20)的所述源极或所述漏极需要连接到所述单元外面来接地。

摘要： 本发明公开了一种液晶显示的可编程门阵列测试板和可编程门阵列测试系统，可编程门阵列测试板是基于ARM内核，搭配可编程门阵列的液晶显示测试系统，包括PCB测试板和设置在所述PCB测试板上的液晶显示主板安装位；所述PCB测试板上还搭配可编程门阵列匹配芯片和ARM内核芯片，所述可编程门阵列匹配芯片各输入管脚分别与所述ARM内核芯片连接，所述可编程门阵列匹配芯片各输出管脚通过电路与所述液晶显示主板安装位连接；并且，所述可编程门阵列匹配芯片与所述液晶显示主板安装位之间还设置短路隔离电路，可编程门阵列测试系统包括编程门阵列测试板和液晶显示模组。本发明成本低、测试效率高、方便使用，兼容性强，测试安全可靠。

摘要： 一种配置现场可编程门阵列的装置及方法、现场可编程门阵列。该配置现场可编程门阵列的装置包括协议控制器和数据分发器，协议控制器配置为按照数据传输协议读取初始数据，由初始数据转换得到存储数据和与存储数据对应的数据存储地址，并输出存储数据和数据存储地址；数据分发器与协议控制器连接，配置为接收存储数据和数据存储地址，并根据数据存储地址分发存储数据至对应于数据存储地址的至少一个存储单元存储。该装置提高对现场可编程门阵列进行系统级验证的效率。

摘要： 本发明涉及一种用于调试可编程芯片的装置及现场可编程门阵列芯片，装置包括：与所述可编程芯片外部的调试主机相连的物理层、译码操作模块、编码操作模块、命令操作模块及用于为所述命令操作模块提供获取信号状态信息的接口的调试接口。现场可编程门阵列芯片包括上述用于调试可编程芯片的装置及调试接口。本发明还涉及一种复杂可编程逻辑器件芯片，包括上述用于调试可编程芯片的装置及调试接口。上述方案中，用于调试可编程芯片的装置结构简单，且无需耗费硬件资源，大大降低了复杂度，便于在低端可编程芯片中实现，大大提高了调试装置的通用性。

摘要： 本发明提供了一种基于DW8051核的现场可编程门阵列片上可编程系统，该片上可编程系统以DW8051核为核心，包括存储器、外部接口和为整个系统提供时钟和复位信号的时钟复位电路；存储器包括ROM程序存储器、扩展数据存储器和内部数据存储器三部分存储空间；外部接口电路包括SFR译码模块、IIC总线接口、外设小系统三个小模块；时钟复位电路包括时钟信号产生和复位产生两个模块。本发明的片上可编程系统由于内部集成了DW8051核，提高了此控制系统的运行速度；由于在FPGA内部实现控制逻辑，增强了系统的抗干扰性，稳定性。本发明可以根据实际系统需要修改相应逻辑算法，具有很强的灵活性和可配置性。

摘要： 本发明包括一种可编程互连单元开关电路结构(10)，所述结构具有：一控制栅极电位节点；一第一浮动栅极闪存晶体管(20)，其具有一漏极、一源极、一浮动栅极及一连接至所述控制栅极电位节点的控制栅极；及一第二浮动栅极闪存晶体管(30)，其具有一连接至一第一编程节点的漏极、一连接至一第二编程节点的漏极、一连接至所述第一浮动栅极闪存晶体管(20)的所述浮动栅极的浮动栅极及一连接至所述控制栅极电位节点的控制栅极，由此，在所述编程操作期间，所述第一浮动栅极闪存晶体管(20)的所述源极或所述漏极需要连接到所述单元外面来接地。

摘要： 用于嵌入于集成电路的FPGA核心的可编程接口。此接口具有一个互联多路复用器(21)连接至PFGA核心(20)和集成电路其他元件(22－25)。此接口的控制部分提供选择控制位至此互联多路复用器以形成所需的连接布局。此控制部分的可编程锁存器(图5B)保持加载至锁存器的选择位同时，将配置位加载至集成电路对PFGA核心进行编程。另一种方法是，此控制部分可由另一个FPGA核心来实施，而此FPGA核心配置为一个状态机以生成此选择控制位。

摘要： 本实用新型公开涉及一种现场可编程门阵列的设备和现场可编程门阵列；本实用新型提供一种现场可编程门阵列，包括用于接收配置升级信号的接收模块，及连接接收模块、用于保存当前的运行时刻T1环境数据的保存模块，及连接保存模块、用于复位现场可编程门阵列的复位模块，及连接复位模块、用于更新当前配置的配置模块，及连接配置模块、用于将当前的运行时刻T2环境数据恢复为保存的运行时刻T1环境数据的恢复模块，实现了在更新当前配置后恢复复位前的运行的环境数据，从而实现了在不中断业务的情况下对现场可编程门阵列进行升级。