CMOS器件

摘要： 单粒子效应电路级建模与仿真是近年来的热点问题.为实现更高的准确度和更精细的机制分析,研究了单粒子瞬态受重离子入射位置的影响并解析建模,基于纳米尺度测试芯片的辐照试验结果验证了仿真方法的准确性.以此为基础开发了瞬时辐射效应仿真软件TREES,其输入文件为GDSII格式的版图,软件中通过解析版图提取所有有源区的形状、尺寸信息.软件还包括其他用户自定义选项,包括重离子LET值、待分析区域、激励设置等.输出文件包括对应单次入射的波性文件、单粒子效应敏感区热点图、单粒子效应截面数据等.软件第1版实现了与商用设计流程相集成,可作为Cadence工具栏中的嵌入式软件.软件第2版为不依赖于上下游商业软件的独立软件.本工作可用于评价单元电路或中小规模单粒子效应敏感性,对于熟悉电路级仿真的设计人员,可用于在设计阶段快速评价集成电路的抗辐射加固性能.

摘要： 基于40nm CMOS工艺平台,设计了MOS器件的版图结构,根据去嵌方法设计了测试结构。基于器件寄生因素及物理效应的分析,提出器件的射频子电路模型,提出模型中各参数的提取流程。模型在0~60GHz范围内与测试数据一致性良好。以测试数据评估器件性能,最大截止频率超过200GHz。

摘要： 条纹相机(包括X射线条纹相机和可见光光学条纹相机)是一种高时空分辨的诊断设备,在激光惯性约束聚变(ICF)物理实验研究中具有非常重要的应用.介绍了当今国内外激光聚变领域获得广泛应用的两种主要类型条纹相机的技术性能以及各自的技术特点,它们分别采用了同轴电极双聚焦电子光学扫描变像管和双板电极电子光学扫描管.在技术指标方面,重点论述了条纹相机动态范围的判据,分析了激光聚变实验对条纹相机动态范围的需求,介绍了当今国际上高性能条纹相机动态范围指标的现状.文章也介绍了和条纹相机发展应用相关的几项重要技术进展,这些进展包括先进光时标、抗辐射加固记录系统和抑制相机背景噪声的阴极选通技术.

摘要： 在纳米CMOS器件中,负栅压温度不稳定性、热载流子注入效应和栅氧化层经时击穿等应力使得Si/SiO2界面产生界面态,引起器件参数的退化.随着CMOS器件不断缩小,这种退化将严重制约器件性能.提出了一种改进的计算纳米CMOS器件中应力产生界面态的方法,能够对应力产生的界面态进行定量描述.该方法在电荷泵基础上测量纳米小尺寸器件初始状态和应力状态下的衬底电流,提取电荷泵电流(I cp),计算出应力产生的界面态密度.测量过程中,脉冲频率固定不变,降低了频率变化所带来的误差.

摘要： 本文利用恒定迁移率、直接Id-Vgs和Y函数三种方法对纳米CMOS器件中提取的源/漏串联电阻(Rsd)与器件栅长(L)相关性进行了研究.结果 表明,采用恒迁移率方法得到的Rsd具有与栅长无关的特性,纳米小尺寸CMOS器件的Rsd值在14.3Ω～10.9Ω之间.直接Id-Vgs和Y函数方法都得到了与L相关的Rsd值,误差分析发现从直接Id-Vgs和Y函数两种方法中提取的Rsd对L依赖性与提取过程中的栅极电压导致有效沟道迁移率(μeff)降低有关,推导过程中忽略了这种影响,Rsd值叠加了一个与栅长相关的量.本文计算了这个叠加的误差值,并得到消除此误差值之后各个栅长器件的Rsd值.

摘要： 集成电路的发展要求互补金属氧化物半导体(CMOS)晶体管在持续缩减尺寸的同时提升性能,降低功耗。随着主流CMOS集成电路缩减到亚10 nm技术节点,采用新结构或新材料对抗场效应晶体管中的短沟道效应、进一步提升器件能量利用效率变得愈加重要。在诸多新型半导体材料中,半导体碳纳米管具有超高的电子和空穴迁移率、原子尺度的厚度和稳定的结构,是构建高性能CMOS器件的理想沟道材料。

摘要： 绍兴文理学院“集成光电材料与器件”科研团队以“能量转化与存储”浙江省高校高水平创新团队、“物理学”浙江省一流学科、“微电子科学与工程”浙江省新兴特色专业为依托,并拥有绍兴市新能源材料科技创新服务平台、光电子材料研究所。团队由数理信息学院方泽波教授牵头,现拥有博士6人,硕士1人,其中教授1人,副教授2人。团队与浙江大学新型CMOS器件课题组、安徽大学辐射探测材料与器件构筑实验室建立了长期、深入的学术合作关系。

摘要： 集成电路的发展水平与其技术和产业现状相关,而在国家极端制造能力领域中,超大规模集成电路的发展水平是该领域中非常重要的衡量标准之一.对集成电路技术的发展趋势和发展路径进行了分析,对我国集成电路技术市场未来发展进行了展望,并提出了发展建议.

摘要： 集成电路的发展水平与其技术和产业现状相关，而在国家极端制造能力领域中，超大规模集成电路的发展水平是该领域中非常重要的衡量标准之一。对集成电路技术的发展趋势和发展路径进行了分析，对我国集成电路技术市场未来发展进行了展望，并提出了发展建议。

摘要： 延迟失效是CMOS器件静电损伤中90%的现象,大大地影响了机器使用过程中的准确程度,因此对CMOS器件采取防静电措施的实施是十分重要的.文章对CMOS器件的保护措施进行了说明,同时讲述了导致CMOS器件受静电损伤的原因,并找出多种抗静电的方法且让设计人员加以使用,以此防止CMOS器件损伤.

摘要： 在器件结构、辐照偏置相同的情况下,研究不同沟道长度的总剂量辐射响应.氧化层中辐射诱生陷阱正电荷是导致器件特性退化的关键.寄生侧壁晶体管会因浅沟槽隔离氧化层中的陷阱电荷沟道反型,产生大的关态漏电流.由于SOI器件绝缘埋层的存在,同样会存在陷阱正电荷,对器件特性产生影响.研究表明,沟道越短,泄漏电流越大,辐照会增强短沟道效应.

摘要： 在器件结构、辐照偏置相同的情况下,研究不同沟道长度的总剂量辐射响应.氧化层中辐射诱生陷阱正电荷是导致器件特性退化的关键.寄生侧壁晶体管会因浅沟槽隔离氧化层中的陷阱电荷沟道反型,产生大的关态漏电流.由于SOI器件绝缘埋层的存在,同样会存在陷阱正电荷,对器件特性产生影响.研究表明,沟道越短,泄漏电流越大,辐照会增强短沟道效应.

摘要： 在器件结构、辐照偏置相同的情况下,研究不同沟道长度的总剂量辐射响应.氧化层中辐射诱生陷阱正电荷是导致器件特性退化的关键.寄生侧壁晶体管会因浅沟槽隔离氧化层中的陷阱电荷沟道反型,产生大的关态漏电流.由于SOI器件绝缘埋层的存在,同样会存在陷阱正电荷,对器件特性产生影响.研究表明,沟道越短,泄漏电流越大,辐照会增强短沟道效应.

摘要： 在器件结构、辐照偏置相同的情况下,研究不同沟道长度的总剂量辐射响应.氧化层中辐射诱生陷阱正电荷是导致器件特性退化的关键.寄生侧壁晶体管会因浅沟槽隔离氧化层中的陷阱电荷沟道反型,产生大的关态漏电流.由于SOI器件绝缘埋层的存在,同样会存在陷阱正电荷,对器件特性产生影响.研究表明,沟道越短,泄漏电流越大,辐照会增强短沟道效应.

摘要： 在器件结构、辐照偏置相同的情况下,研究不同沟道长度的总剂量辐射响应.氧化层中辐射诱生陷阱正电荷是导致器件特性退化的关键.寄生侧壁晶体管会因浅沟槽隔离氧化层中的陷阱电荷沟道反型,产生大的关态漏电流.由于SOI器件绝缘埋层的存在,同样会存在陷阱正电荷,对器件特性产生影响.研究表明,沟道越短,泄漏电流越大,辐照会增强短沟道效应.

摘要： 在器件结构、辐照偏置相同的情况下,研究不同沟道长度的总剂量辐射响应.氧化层中辐射诱生陷阱正电荷是导致器件特性退化的关键.寄生侧壁晶体管会因浅沟槽隔离氧化层中的陷阱电荷沟道反型,产生大的关态漏电流.由于SOI器件绝缘埋层的存在,同样会存在陷阱正电荷,对器件特性产生影响.研究表明,沟道越短,泄漏电流越大,辐照会增强短沟道效应.

摘要： 本文介绍了空间辐射环境对CMOS器件的总剂量效应损伤，讲述了高能电子、质子与封装材料的作用机理，介绍了国内外CMOS器件抗辐射封装技术的发展概况。我们采用电子加速器辐射试验对国产抗辐射封装加固器件80C86、LS28C256R等进行辐射性能评价，抗辐射封装加固器件比普通封装器件抗电子辐射的能力提高1-2个数量级。最后对封装加固CMOS器件的辐射性能评价方法进行了讨论。

摘要： 本文介绍了空间辐射环境对CMOS器件的总剂量效应损伤，讲述了高能电子、质子与封装材料的作用机理，介绍了国内外CMOS器件抗辐射封装技术的发展概况。我们采用电子加速器辐射试验对国产抗辐射封装加固器件80C86、LS28C256R等进行辐射性能评价，抗辐射封装加固器件比普通封装器件抗电子辐射的能力提高1-2个数量级。最后对封装加固CMOS器件的辐射性能评价方法进行了讨论。

摘要： 本文介绍了空间辐射环境对CMOS器件的总剂量效应损伤，讲述了高能电子、质子与封装材料的作用机理，介绍了国内外CMOS器件抗辐射封装技术的发展概况。我们采用电子加速器辐射试验对国产抗辐射封装加固器件80C86、LS28C256R等进行辐射性能评价，抗辐射封装加固器件比普通封装器件抗电子辐射的能力提高1-2个数量级。最后对封装加固CMOS器件的辐射性能评价方法进行了讨论。

摘要： 本文介绍了空间辐射环境对CMOS器件的总剂量效应损伤，讲述了高能电子、质子与封装材料的作用机理，介绍了国内外CMOS器件抗辐射封装技术的发展概况。我们采用电子加速器辐射试验对国产抗辐射封装加固器件80C86、LS28C256R等进行辐射性能评价，抗辐射封装加固器件比普通封装器件抗电子辐射的能力提高1-2个数量级。最后对封装加固CMOS器件的辐射性能评价方法进行了讨论。

摘要： 本发明提供了一种CMOS器件及调节CMOS器件阈值的方法。该方法包括以下步骤：提供衬底，衬底中的NMOS区域至少具有第一鳍片和第二鳍片，衬底中的PMOS区域至少具有第三鳍片和第四鳍片；在衬底上顺序形成第一阻挡层和第一功函数层，第一阻挡层覆盖于NMOS区域和PMOS区域之上，第一功函数层位于第一阻挡层的不与第一鳍片和第二鳍片对应的表面上；顺序形成第二功函数层和第二阻挡层，第二功函数层覆盖第一阻挡层和第一功函数层设置，第二阻挡层覆盖第二功函数层设置；顺序形成第一导电层和第二导电层，第一导电层位于第二阻挡层中不与第二鳍片和第三鳍片对应的表面上，第二导电层覆盖第一导电层和第二阻挡层设置。

摘要： 本发明公开了一种调节高K金属栅CMOS器件阈值的方法和CMOS器件，该方法包括：提供衬底，NMOS区域包含第一鳍片和第二鳍片，PMOS区域包含第三鳍片和第四鳍片；依次沉积第一阻挡层和第一功函数层；去除NMOS区域上的第一功函数层；使第一鳍片和第二鳍片上具有不同厚度的第一阻挡层；沉积第二功函数层；使第三鳍片和第四鳍片上具有不同厚度的第二功函数层。本发明提供的方法和器件，用以解决现有技术中高K金属栅CMOS器件阈值调节工艺存在的厚度区分范围小，可控性差，并且临近界面易造成对沟道的工艺损伤的技术问题。实现了提高阈值调控层厚度的可控范围，减少对沟道的工艺损伤的技术效果。

摘要： 本发明公开了一种衬底结构、包括该衬底结构的互补金属氧化物半导体CMOS器件和制造该CMOS器件的方法，其中衬底结构包括：衬底；位于衬底上的由包括硼B和/或磷P的材料形成的至少一个晶种层；以及位于晶种层上的缓冲层。该衬底结构可减小缓冲层的厚度，并且还提高了形成有该衬底结构的半导体器件的性能特征。

摘要： 本发明提供了一种CMOS器件及调节CMOS器件阈值的方法。该方法包括以下步骤：S1，提供衬底，衬底包括NMOS区域和PMOS区域，NMOS区域至少具有第一鳍片和第二鳍片，PMOS区域至少具有第三鳍片和第四鳍片；S2，在衬底上顺序形成第一阻挡层和第一功函数层，第一阻挡层覆盖于NMOS区域和PMOS区域之上，第一功函数层位于第一阻挡层的不与第一鳍片和第二鳍片对应的表面上；S3，顺序形成第二功函数层和第二阻挡层，第二功函数层覆盖第一阻挡层和第一功函数层设置，第二阻挡层覆盖第二功函数层设置，第二阻挡层对应第一鳍片和第二鳍片的位置具有不同厚度，且第二阻挡层对应第三鳍片和第四鳍片的位置具有不同厚度。

摘要： 本发明属于半导体技术领域，公开了一种调节CMOS器件阈值的方法及CMOS器件，方法：提供衬底、沉积第一阻挡层、在NMOS区域上形成第一功函数层、沉积第二功函数层、使NMOS、PMOS区域上的不同鳍片上具有不同厚度的第二功函数层、沉积第三功函数层、去除第二、第四鳍片上的第三功函数层。器件：衬底、第一阻挡层、第一功函数层、第二功函数层、第三功函数层。本发明解决了现有技术中CMOS器件阈值调节工艺复杂，NMOS和PMOS之间易产生关联寄生影响，阈值控制精度较低，器件叠层结构复杂的问题，达到了NMOS和PMOS之间阈值调节关联影响较小，CMOS器件叠层结构简单的技术效果。

摘要： 本发明属于半导体技术领域，公开了一种调节CMOS器件阈值的方法及CMOS器件，方法：提供衬底、沉积第一阻挡层、使第一鳍片和第二鳍片上具有不同厚度的第一阻挡层、NMOS区域形成第一功函数层、PMOS区域形成第二功函数层、使第三鳍片和第四鳍片上具有不同厚度的第二功函数层；器件：衬底、第一阻挡层、第一功函数层、第二功函数层。本发明解决了现有技术中CMOS器件阈值调节工艺复杂，NMOS和PMOS之间易产生关联寄生影响，阈值控制精度较低，PMOS金属栅叠层结构复杂，影响小尺寸金属栅填充均匀性和阈值控制效果的问题，达到了NMOS和PMOS之间阈值调节关联影响较小，金属栅叠层结构简单的技术效果。

摘要： 本发明提供一种CMOS器件的接触孔刻蚀方法及CMOS器件制造方法，在经前端工艺形成器件层之后，在器件层的栅极和有源区上形成刻蚀停止层，在该刻蚀停止层上形成碳帽层，或者在刻蚀停止层中离子注入碳在刻蚀停止层表层形成富碳层，然后在刻蚀停止层上形成层间介质层。由于刻蚀停止层上方碳帽层或者富碳层的存在，当刻蚀至深度较浅的刻蚀停止层时，会在该刻蚀停止层中形成大量聚合物，该聚合物会保护刻蚀停止层被进一步刻蚀。因此在后续深度较深的接触孔的刻蚀过程中，能够有效保护深度较浅的接触孔不会出现过刻蚀现象，直至深度较深的接触孔刻蚀完成。避免出现过刻蚀现象，同时也能保证深度较深的接触孔能够充分刻蚀，避免出现刻蚀不足的现象。

摘要： 本发明公开了一种调节高K金属栅CMOS器件阈值的方法和CMOS器件，该方法包括：提供衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包含第一鳍片和第二鳍片，所述PMOS区域包含第三鳍片和第四鳍片；依次沉积第一、第二阻挡层和第一功函数层，第一阻挡层和第二阻挡层所用材料不同，第一功函数层材料与第二阻挡层材料不同；去除所述NMOS区域上的第一功函数层；在所述NMOS区域上进行处理，去除所述第一鳍片或所述第二鳍片上的所述第二阻挡层；沉积第二功函数层、第三功函数层，第二功函数层和第三功函数层所用材料不同；在所述PMOS区域上进行处理，去除所述第三鳍片或所述第四鳍片上的所述第三功函数层。

摘要： 本实用新型公开一种硅栅NMOS器件、硅栅CMOS器件以及CMOS电路。其中该硅栅NMOS器件包括：衬底；位于衬底中的阱区；该阱区包括有源区以及用于隔离有源区的场区，其中有源区包括源区、漏区、位于源区与漏区之间的沟道区，场区处形成有场氧化层；位于阱区中的P+保护环，P+保护环在衬底上的正投影覆盖有源区和氧化层的交界在衬底上的正投影，且P+保护环分别与源区和漏区间隔开。本实用新型提供的硅栅NMOS器件，通过在阱区内设置P+保护环，避免辐射环境下“鸟嘴区”硅表面反型，解决了因辐照所导致的静态功耗急剧增大甚至失效问题。

摘要： 本实用新型提供了一种MOS器件，包括源极、栅极和漏极，其中，栅极采用八角环形栅结构并包围漏极；以及其中八角NMOS管和PMOS管构成，其中，NMOS管和PMOS管中的栅极均采用八角环形栅结构，栅结构包括长边、短边和斜边。本实用新型第二方面提供了一种CMOS器件。本实用新型还提供了由该CMOS器件构成的CMOS译码器。