浮点运算

摘要： 近日,国家发展改革委、中央网信办、工信部、国家能源局联合印发通知,同意在京津冀、长三角、粤港澳大湾区、成渝、内蒙古、贵州、甘肃和宁夏等8地启动建设国家算力枢纽节点,并规划了10个国家数据中心集群。至此,全国一体化大数据中心体系完成总体布局设计,“东数西算”工程正式全面启动。当前,新一轮科技革命和产业变革正在重塑全球经济结构。算力作为数字经济的核心生产力,成为全球战略竞争的新焦点。截至目前,我国数据中心规模已达500万标准机架,算力达到130EFLOPS(每秒13000亿亿次浮点运算)。

摘要： 亚洲最大智算中心投入使用,商汤科技将推进人工智能生态发展1月24日,上海--人工智能软件公司商汤科技SenseTime宣布,商汤科技人工智能计算中心(简称“商汤智算中心或商汤AIDC”)即日起启动运营。商汤AIDC是一座开放、大规模、低碳的先进计算基础设施,是SenseCore商汤AI大装置的重要算力基座,其设计的峰值算力高达3740 Petaflops(1 Petaflop等于每秒1千万亿次浮点运算),会成为亚洲最大的人工智能计算中心之一。AIDC不仅将加快商汤的创新步伐,同时将孕育出一个开放且快速发展的生态系统,降低各行业大规模人工智能应用的准入壁垒,不断拓展人工智能产业化的边界。

摘要： 据报道,国际超算组织宣布,美国橡树岭国家实验室的超级计算机“前沿”在2022年国际超算Top500榜单中拔得头筹,成为现今世界上运行速度最快的超级计算机,其算力高达每秒1.1百亿亿次,也是目前在国际上公告的首台每秒能执行百亿亿次浮点运算的计算机。普通笔记本电脑每秒只能进行几万亿次运算,而“前沿”的运行速度是其一百多万倍。百亿亿次超级计算机也被称为E级超级计算机,每秒计算次数超过1 018,它的研制是国际上高端信息技术创新和竞争的制高点,可用于对气候变化.

摘要： 1.5万亿元2021年,我国算力核心产业规模达1.5万亿元,关联产业规模超过8万亿元。2022年上半年,我国在用数据中心机架总规模超过590万标准机架,服务器规模近2000万台,算力总规模超过150 EFLOPS(每秒15000京次浮点运算次数),位于全球第二。存储方面,2021年我国数据中心存储总容量达800EB(1EB=1O24PB),全国先进存储使用占比约14%。

摘要： 介绍了两种实现“奇进偶不进”修约规则的典型方法,方法一是先对被修约数进行“四舍五入”运算,再使用MOD函数(求余函数)判断修约目标最后一位数字的奇偶性,然后对运算结果进行修正;方法二是先通过MOD函数对被修约最后一位数字的奇偶性进行判断,再采用IF函数选择向上修约还是向下修约。计算机程序是采用二进制的方式进行数据存储,采用浮点运算进行数据运算,这会造成计算机计算结果与实际计算结果之间的极为微小的偏差,会对上述典型方法的修约造成影响。以酸度计检定项目自动化修约为例,介绍了计算机浮点运算在修约过程中对计算结果产生的痕量影响。这种影响具有一定的不确定性并且会累积,会导致部分修约结果产生错误,通过用范围判断取代单点判断的方法来消除这种影响,从而保证修约结果的准确。

摘要： 随着数据密集型应用的日益增多,内存墙问题已成为制约计算效率的瓶颈.该文提出一种新型的浮点数(FP)运算结构,该结构嵌入了基于铁电场效应晶体管(FeFET)的三元内容寻址存储器(TCAM)以实现高效的计算.通过特定规则设计的超高密度TCAM结构,可以用能效更高的TCAM搜索操作代替部分传统浮点运算,从而节约整体能耗.仿真实验证明,该文所提结构和运算执行流程,与常规浮点运算单元(FPU)相比,可以降低多达33％的能耗.

摘要： 矩阵计算是GPU最擅长的工作之一,NVIDIA公司在CUDA中提供了线性代数库cuBLAS,用于矩阵和向量相关的计算.但是GPU容易受到电磁或者宇宙射线影响,而发生"位"反转问题,从而发生静默数据损坏错误.针对这个问题,利用基于算法的容错方法,提出了带容错的,用于通用矩阵乘法计算的方法,并以CUDA库函数的方式实现.论文讨论了算法的原理,用一种高效的方法实现了容错计算,并提出了一个低开销、高准确率的阈值计算方法用于在线的快速纠错和检错.在两款嵌入式GPU平台上对带容错功能的GEMM库函数进行了评估,其纠错和检错能力与预期一致,并且在大部分情况下,额外性能开销能够控制在50%以内,证明了该GEMM函数可以在较低的性能开销情况下,能够很好的实现GEMM计算的检错和纠错,在某些结果-关键的高性能计算中,具有一定的实用价值.

摘要： 利用单片机完成了多GM组件放射源定向测量装置探测系统和数据处理系统的开发,探测系统利用双管切换电路扩展量程,数据处理系统选用主控为STM32F767IGT6芯片的ARM核心板,其FLASH容量和双精度硬件浮点运算单元能满足神经网络算法移植需求.精度测试显示角度计算偏差主要来源于截断和舍入模式差别,装置可稳定实时动态测量辐射源角度,样机辐射源试验显示其测量误差在-6°～7°之间.

摘要： 1.美国能源部普林斯顿等离子体物理实验室联合普林斯顿大学的研究人员在多种高性能计算机,如每秒执行2.7亿亿次浮点运算的“Titan”和每秒执行20亿亿次浮点运算的“Summit”上测试了融合递归神经网络(FRNN)代码。研究人员介绍,该项研究可以为准确预测破坏性事件的发生以及第一时间了解事件发生的原因提供最开放、最智能的计算平台。

摘要： 人工智能发展兴起,低精度浮点运算由于计算速度快且结果准确度下降少等优点得到广泛应用.如何充分发挥高低精度浮点的各自优势,研究不同精度浮点乘加部件的融合方法需求迫切.本文设计和实现了6级全流水的多精度混合浮点乘加部件,支持双精度、并行2个单精度和并行4个半精度的浮点乘法、浮点乘累加、无符号和有符号整数乘法操作,并对部件进行了正确性测试和物理综合.本文提出了浮点乘加部件三精度混合方法,突破了三精度混合情况下乘法器复用、移位器复用、前导零预测器复用等关键技术.结果表明,类比于经典的浮点乘加部件结构,硬件面积减少了30.5％,功耗降低了42.66％,综合运行频率可达2.5GHz.

摘要： 采用ARM Cortex-M4处理器内核的STM32F407ZGT6芯片为硬件平台.读取SD卡内的AVI视频文件到主存中,通过MJPEG视频解码原理对读入缓存中的数据流不断进行解码,利用DSP指令和浮点运算对视频解码算法进行优化处理,提高视频解码效率,能在LCD屏上正常播放清晰的视频.在Cortex-M4上实现MJPEG的视频解码具有很高的性价比,适用于小区、企业视频监控管理.

摘要： 随着计算机发展水平的提高，数字信号处理器正逐渐转向大规模、高精度、宽并行方向发展。在高速数字信号处理中,由于浮点数能够提供较高的精度和较大的数据表示范围,浮点运算已成为高性能DSP广泛支持的运算操作.为支持高速浮点运算,浮点与定点数之间的高速转换是必不可少的.设计实现了一种统一的浮点与定点数据转换部件,实现多种数据格式的转换,支持双精度浮点和64位定点、SIMD单精度浮点和32位定点及双精度浮点与单精度浮点之间的转换.利用Cadence(R)的NC-Verilog对该部件进行了验证,在45nm工艺库下用RTL Compiler进行综合,关键路径为400ps.

摘要： 当前在高性能计算机平台上,大规模、大尺度、长时程数值计算由于浮点计算的舍入误差累积效应,常导致不可信的数值结果.于此同时,多项式函数广泛应用于大规模工程科学计算的各个领域,快速可靠计算多项式函数值在高性能计算中显得尤为必要.本文运用无误差变换理论,从浮点运算代码层面上,分析舍入误差累积效应及其在计算多项式函数值算法中的代数结构和统计特性,进而设计误差可控的补偿数值算法.以此为基础构建了计算单变量和多变量的不同类型多项式函数及其导数值的快速高效可靠的数值算法库.作为计算机数值算法的底层基础研究,该算法库将在一定程度上提升我国高性能计算机的实际应用效率,推动大规模可靠科学计算相关应用领域的发展.

摘要： 针对卫星姿态控制系统动量飞轮的应用需求设计了基于FPGA的四磁极或四轴型混合磁轴承径向控制器。控制策略采用四轴分散PD控制+交叉反馈控制+广义陷波补偿消除不平衡振动的方案。设计分散PD控制和交叉反馈控制时采用根轨迹法；设计陷波器时采用基于坐标旋转的陷波方法，其优点是能用较少的计算量同时得到两个正交方向的同频补偿分量，且算法结构清晰简洁，便于数字实现。在控制器的FPGA实现中使用精度可调的浮点运算IP核实现浮点控制算法；由于采用了资源分时复用技术，资源使用量仅有15万等效逻辑门。实验结果显示控制效果满足设计要求。

摘要： 针对目前污水流量测量存在的诸多困难,提出一种低功耗的超声污水流量测量方法,设计了基于HSP430单片机的流量计。详细介绍了系统硬件电路的低功耗设计,软件设计中尽量缩短CPU的运行时间,避免浮点运算,采用了合理切换MSP430的工作模式。实验表明,瞬时流量与累积流量误差均低于2%。

摘要： 在现代工程应用和科学计算中,浮点运算越来越占据重要地位,对运算速度和精度也有了更高的要求.超越函数运算作为浮点运算的重要组成部分被广泛应用,所以选择一种硬件实现简单、性能满足设计要求的算法成为设计的重要任务.本文介绍了几种硬件实现超越函数的算法,包括查找表法、多项式近似法、查找表和多项式近似结合法、有理式近似法和逐位法;并且分析了各种算法的特点.

摘要： 长期以来，单精度似乎与科学计算无缘，然而从体系结构看，混合精度计算可以充分发挥向量部 件、GPGPU 设备的单精度性能，提供更高效能，如降低通讯带宽要求、提高数据传输和通讯效率等。混合精 度显格式有限元算法，结合材料强非线性多尺度有限元程序msFEM，实现了GPGPU 上的有效加速。实验结果 表明：混合精度显格式有限元实现了90%以上的计算通过单精度完成而计算结果与全部使用双精度结果相一 致的效果。该算法可以使得在不支持双精度格式的加速卡上，实现科学计算功能。在支持双精度浮点格式的 GPU 上，混合精度算法又可以与全部采用双精度计算的加速效果进一步提高1.6-1.7 倍。

摘要： 长期以来，单精度似乎与科学计算无缘，然而从体系结构看，混合精度计算可以充分发挥向量部 件、GPGPU 设备的单精度性能，提供更高效能，如降低通讯带宽要求、提高数据传输和通讯效率等。混合精 度显格式有限元算法，结合材料强非线性多尺度有限元程序msFEM，实现了GPGPU 上的有效加速。实验结果 表明：混合精度显格式有限元实现了90%以上的计算通过单精度完成而计算结果与全部使用双精度结果相一 致的效果。该算法可以使得在不支持双精度格式的加速卡上，实现科学计算功能。在支持双精度浮点格式的 GPU 上，混合精度算法又可以与全部采用双精度计算的加速效果进一步提高1.6-1.7 倍。

摘要： 长期以来，单精度似乎与科学计算无缘，然而从体系结构看，混合精度计算可以充分发挥向量部 件、GPGPU 设备的单精度性能，提供更高效能，如降低通讯带宽要求、提高数据传输和通讯效率等。混合精 度显格式有限元算法，结合材料强非线性多尺度有限元程序msFEM，实现了GPGPU 上的有效加速。实验结果 表明：混合精度显格式有限元实现了90%以上的计算通过单精度完成而计算结果与全部使用双精度结果相一 致的效果。该算法可以使得在不支持双精度格式的加速卡上，实现科学计算功能。在支持双精度浮点格式的 GPU 上，混合精度算法又可以与全部采用双精度计算的加速效果进一步提高1.6-1.7 倍。

摘要： 本发明提供采用定点处理机可简单地处理浮点数值的浮点数值的存储方法等，在将实数x表示为a*(2n)时的a作为尾数部分并以n作为指数部分时，用定点数值将尾数部分存储到N位(N≥(U+L))的位字段上位侧的U位，用整数将指数部分存储到下位侧的L位。在对这种格式的2个实数进行乘法运算的场合下，以两个实数作为定点数值进行乘法运算，并只以所得到的结果的上位有效位作为尾数部分，另一方面，以两个实数作为整数进行加法运算，并只以所得到的结果的下位有效位作为指数部分，这样就能够用浮点格式得到乘法运算结果。

摘要： 本发明提供采用定点处理机可简单地处理浮点数值的浮点数值的存储方法等，在将实数x表示为a*(2n)时的a作为尾数部分并以n作为指数部分时，用定点数值将尾数部分存储到N位(N≥(U+L))的位字段上位侧的U位，用整数将指数部分存储到下位侧的L位。在对这种格式的2个实数进行乘法运算的场合下，以两个实数作为定点数值进行乘法运算，并只以所得到的结果的上位有效位作为尾数部分，另一方面，以两个实数作为整数进行加法运算，并只以所得到的结果的下位有效位作为指数部分，这样就能够用浮点格式得到乘法运算结果。

摘要： 本发明公开了浮点运算器及浮点运算的处理方法，该浮点运算器包括浮点转定点模块，用于将输入到所述浮点转定点模块的浮点数转换为定点数；所述定点加法模块，所述定点加法模块的输入端连接至所述浮点转定点模块的输出端，所述定点加法模块的输出端连接至所述定点加法模块的输入端，用于对所述浮点转定点模块输出的定点数和所述定点加法模块输出的定点数进行定点加法运算；归一化模块，连接至所述定点加法模块的输出端，用于对所述定点加法模块的输出进行归一化处理转成与所述浮点运算器输入的比特位数相同的浮点数输出。通过本发明实现了高频率下的单拍累加。

摘要： 本发明公开一种64比特浮点乘加器及其浮点运算流水节拍处理方法。该乘加器的第一指数处理单元用于计算浮点乘加和浮点乘法运算时的指数差；第一符号处理单元用于判断浮点乘加运算和浮点乘法运算结果的符号以及是否做有效减法；第二指数处理单元用于对只做加法操作时操作数的指数进行处理；第二符号处理单元用于对只作加法操作时操作数的符号进行处理；指数以及符号选择器用于选择第一指数处理单元和第一符号处理单元的结果，或者选择第二指数处理单元和第二符号处理单元的结果；并判断指数差d，当d＝0、或d＝1、或d＝2、或d＝-1，且做有效减法时，通过CLOSE路径进行运算，否则通过FAR路径进行运算，以此来降低乘加器时延。

摘要： 一种具有可选择的子精确度的浮点处理器包含：寄存器，其经配置以按照浮点格式来存储多个位；控制器；以及浮点数学运算器。所述控制器经配置以响应于用户输入而选择浮点运算的子精确度。所述控制器经配置以根据所述选定的子精确度来确定所述位的子集。所述浮点运算器经配置以仅使用所述位的所述子集来执行所述浮点运算。可迫使所述浮点运算中未使用的过剩位进入低泄漏状态。从所述浮点运算得出的输出值被舍位或舍入到所述选定的子精确度。

摘要： 本发明揭示一种用具有给定精度的浮点处理器来执行浮点运算的方法和设备。为对一个或多个浮点数字进行所述浮点运算选择次精度。所述次精度的选择针对所述一个或多个浮点数字中的每一者产生一个或多个过剩位。可从所述浮点处理器中另外将用于存储或处理所述一个或多个过剩位的一个或多个组件移除功率，且用从所述一个或多个组件移除的功率来执行所述浮点运算。

摘要： 本发明提出的基于矢量运算的浮点运算装置，是一种新的硬件结构，包括一个矢量处理器、一个存储器、一个矢量浮点协处理器和一个矢量浮点协处理器存储器，矢量处理器与矢量浮点协处理器之间的总线接口可以采用通用的协处理器总线结构。通过采用协处理器的方式，在保证浮点所有运算的基础上，提高了浮点的运算速度及降低了设计的复杂度。

摘要： 本发明公开了浮点运算器及浮点运算的处理方法，该浮点运算器包括浮点转定点模块，用于将输入到所述浮点转定点模块的浮点数转换为定点数；所述定点加法模块，所述定点加法模块的输入端连接至所述浮点转定点模块的输出端，所述定点加法模块的输出端连接至所述定点加法模块的输入端，用于对所述浮点转定点模块输出的定点数和所述定点加法模块输出的定点数进行定点加法运算；归一化模块，连接至所述定点加法模块的输出端，用于对所述定点加法模块的输出进行归一化处理转成与所述浮点运算器输入的比特位数相同的浮点数输出。通过本发明实现了高频率下的单拍累加。

摘要： 本申请公开了一种包括浮点加法器的芯片、设备及浮点运算的控制方法，涉及芯片技术领域。浮点加法器包括：合并单元用于对输入的n个操作数的尾数部分分别添加有效数，得到n个操作数分别对应的合并数据，n为大于等于3的正整数；可变移位单元用于对n个操作数分别对应的合并数据，分别进行可变移位操作，得到定点数格式的n个更新操作数；可配置加法单元用于对n个更新操作数进行加法运算得到运算结果；转换输出单元用于将运算结果转换为浮点数格式，并输出浮点数格式的运算结果。本申请能够实现一个浮点加法器支持对3个或者3个以上的浮点数进行加法运算，提升了浮点加法器的处理性能，为云技术、人工智能技术等提供更高性能的算力支持。

摘要： 本发明公开一种64比特浮点乘加器及其浮点运算流水节拍处理方法。该乘加器的第一指数处理单元用于计算浮点乘加和浮点乘法运算时的指数差；第一符号处理单元用于判断浮点乘加运算和浮点乘法运算结果的符号以及是否做有效减法；第二指数处理单元用于对只做加法操作时操作数的指数进行处理；第二符号处理单元用于对只作加法操作时操作数的符号进行处理；指数以及符号选择器用于选择第一指数处理单元和第一符号处理单元的结果，或者选择第二指数处理单元和第二符号处理单元的结果；并判断指数差d，当d＝0、或d＝1、或d＝2、或d＝-1，且做有效减法时，通过CLOSE路径进行运算，否则通过FAR路径进行运算，以此来降低乘加器时延。