专用集成电路

摘要： 石英音叉陀螺是振动型角速率传感器,广泛应用于精确制导、飞行器和稳定系统等军用领域,对其接口电路的现有的研究大部分还处于分立元器件PCB集成阶段,难以满足小尺寸、低功耗的现实应用需求。为此,设计一款基于ASIC专用芯片的陀螺接口电路,采用石英材料的音叉型敏感器件,实现高精度角速度测量。测试结果表明该电路在全温区具有较好的零偏稳定性,标度因数、非线性度、不对称度等重要参数均满足设计指标,达到预期效果。

摘要： 针对极化码SC译码器存在的高延时、低吞吐率、低资源效率等问题,文中提出了一种高性能SC译码器硬件架构。通过剪枝冻结比特结点的方式化简SC译码二叉树,设计跨周期的PE单元存储模块,并在译码最后一个阶段利用2b-SC算法,保证译码器具有较低的延时和较高的吞吐率。采用资源复用的方法,提高译码器资源效率。测试结果表明,文中所提出的译码器周期为330,吞吐率为388.85 Mbit·s-1,资源效率为2.204 Mbit·s-1·kGE-1。与其他SC译码器的对比试验表明,该高性能SC译码器的延时、吞吐率、资源效率均得到了有效改善。此外,该译码器的功耗较低,应用前景良好。

摘要： 摩磁通称,得益于博通与Meta的交易,以及与Alphabet和微软的合作伙伴关系,ASIC(专用集成电路)芯片今年将为博通带来20亿美元至25亿美元的收入。分析师哈兰.苏尔(HarlanSur)称:"我们认为,这些合同主要是5纳米和3纳米工艺,将用于支持Mela的元宇宙硬件架构。"当前,Mela正在元宇宙领域投入巨资,包括为硬件增加新功能,以作为其元宇宙的入口。

摘要： 在阅读本文之前,读者可以对FPGA芯片的基本含义及原理做基本的了解。FPGA的全称为Field Programmable Gate Array(现场可编程门阵列),属于专用集成电路中的一种半定制电路,是可编程的逻辑阵列。FPGA的基本结构包括可编程输入输出单元、基本可编程逻辑单元、数字时钟管理模块、嵌入式块RAM、丰富的布线资源、内嵌专用硬核,以及底层内嵌功能单元。

摘要： 本文介绍了微机电系统(MEMS)压力传感器及其专用集成电路(ASIC)信号调理电路的校准和烧录系统设计,提出一种新型的自适应通讯设备,在接口复用前提下,能够自动检测多种数字通讯协议。在此基础上,整合了对传感器的校准和烧录,并基于工业通信协议,连接外围设备后可组成一套完整的自动通信系统,最后展示了此系统可达到的测试精度和结果。实现了低成本,高可靠性,容错率高的自动压力传感器校准,烧录系统。具有广泛的实用价值,为实验室、科研院所评估样品,或者企业批量校准、烧录等量产,提供高效、便利的应用解决方案。

摘要： 在当前科学技术迅猛发展的时代背景下,数字多媒体互动网络电视技术研究有了新的发展与突破,与通信、消费电子等技术融合,从技术范畴看属于跨领域技术,同时也是未来数字家庭的发展方向。不断优化创新传统电视功能,做出符合社会大众需求的娱乐产品,数字多媒体互动网络电视技术被提出更高的要求,通过将数字媒体技术优势资源转移到电视上,利用电视的大屏幕为社会大众带来更真实、更具美感的内容。本文详细阐述数字多媒体互动网络电视技术的研究与实现。

摘要： 吟飞科技(江苏)有限公司是一个集音源专用集成电路、智能数字乐器产品研制、生产、销售、服务为一体的高新技术企业,是国家文化出口重点企业、中国轻工业乐器行业十强企业、国家消费品标准化试点企业、“十三五”轻工行业科技创新先进集体、江苏省小巨人企业(制造类)、江苏省战略性新兴产业标准化试点企业,现有多项核心技术自主知识产权,完成制修订国家标准8项、行业标准2项、团体标准1项。

摘要： 研制一套可用于高计数率气体探测器的读出电子学原型机系统,包括前端板、数据采集板和上位机.前端板采用一款先进的前端读出专用集成电路(ASIC)芯片实现对探测器信号的测量和模数转换;数据采集板利用现场可编程门阵列(FPGA)实现对数据的分析、处理和传输;上位机实现控制指令发送、PC端数据接收及存储等.在2.2～99 fC的输入范围内,原型机各通道积分非线性均好于0.24％;联合探测器使用55 Fe放射源测试,结果好于相同条件下的商用电子学.可满足20 kHz计数率下GEM-TPC探测器的读出需求.

摘要： 基于身份标识的加密(Identity-Based Encryption,IBE)在物联网领域有很高的潜在应用价值,双线性对运算是其中的关键运算.本文针对物联网需求设计了一种低开销的双线性对硬件加速器.它选择了低开销的超奇异椭圆曲线上的三进制域eta对.该设计将Miller算法与冥运算分为两个硬件部分,流水线执行,增加了电路的吞吐率.Miller算法硬件实现中通过将Miller循环中的GF(36m)上的稀疏乘法与立方结合并重新调度和优化,减少中间值相关的开销.优化后的方案,具有更简单的运算单元,减少了寄存器的使用和存储器的读写.核心模乘运算采用了最高位优先的字串行结构.考虑到电路的规模较大,控制较复杂,采用了微码控制的方式进行实现.本文选取定义在GF(397)上的椭圆曲线上的eta对进行了ASIC实现,在90 nm工艺下,版图面积650×650μm2,计算时间为16.7μs,面积延时积比现有eta对ASIC实现减小了 38.8％.

摘要： 该文提出一种高性能硬件加密引擎阵列架构,为大数据应用提供了先进的安全解决方案.该模块架构包括一个高速接口、一个中央管理和监视模块(CMMM)、一组多通道驱动加密引擎阵列,其中CMMM将任务分配给加密引擎,经由专用算法处理后再将数据传回主机.由于接口吞吐量和加密引擎阵列规模会限制模块性能,针对PCIe高速接口,采用MMC/eMMC总线连接构建阵列,发现更多加密引擎集成到系统后,模块性能将会得到提升.为验证该架构,使用55 nm制程工艺完成了一个PCIe Gen2×4接口的ASIC加密卡,测试结果显示其平均吞吐量高达419.23 MB.

摘要： 本文介绍了为多层GEM探测器所设计的专用集成电路GEMPROC的测试结果.该芯片集成了16个信号通道,其中每个通道分别包括了电荷灵敏前置放大器、滤波成形电路和峰值保持电路,并将保持住的峰值信息串行输出.描述了芯片测试的环境和电路,给出了功能测试、积分非线性测试和噪声测试的结果,并对这些结果进行了分析.

摘要： 本文研制了一款适用于散裂中子源闪烁体探测器中光电倍增管(PMT)的专用集成电路(ASIC),该芯片能根据入射的中子和γ信号特征,过放大、成形、甄别都一系列的处理,对中子和γ进行甄别,从而实现对中子和γ信号鉴别的功能.芯片共包含16个模拟通道,其中每通道电路都包括前置放大、成形、甄别等功能模块,最后由单稳态电路输出甄别结果.芯片的分辨误差小、单通道计数率高,单通道甄别器阈值5-bit可调,模拟电路部分线性度高.初步测试结果表明芯片功能正常、性能良好,达到预期设计目标.

摘要： 半导体封装为实现高性能、薄型化以及低成本,催生了无芯基板技术(ETS:Embedded Trace Substrate)就是其中一种.相比传统有芯基板,无芯基板去除了中间层芯板,仅使用绝缘层和铜层通过半加成积层工艺实现高密度布线,其技术优势如下:(1)更薄更轻,表面平整;(2)利于精细线路制作:(3)性能更好:(4)成本降低.近年来备受追捧的比特币挖矿机其ASIC芯片载板就可采用ETS技术实现.文章通过介绍ETS技术在比特币挖矿机栽板上的应用,聚焦产品在光成像及防焊工序的生产结果,展现ETS技术在精细线路制作及基板表面平整度方面的技术优势,加速ETS技术的推广.

摘要： 半导体封装为实现高性能、薄型化以及低成本,催生了无芯基板技术(ETS:Embedded Trace Substrate)就是其中一种.相比传统有芯基板,无芯基板去除了中间层芯板,仅使用绝缘层和铜层通过半加成积层工艺实现高密度布线,其技术优势如下:(1)更薄更轻,表面平整;(2)利于精细线路制作:(3)性能更好:(4)成本降低.近年来备受追捧的比特币挖矿机其ASIC芯片载板就可采用ETS技术实现.文章通过介绍ETS技术在比特币挖矿机栽板上的应用,聚焦产品在光成像及防焊工序的生产结果,展现ETS技术在精细线路制作及基板表面平整度方面的技术优势,加速ETS技术的推广.

摘要： 半导体封装为实现高性能、薄型化以及低成本,催生了无芯基板技术(ETS:Embedded Trace Substrate)就是其中一种.相比传统有芯基板,无芯基板去除了中间层芯板,仅使用绝缘层和铜层通过半加成积层工艺实现高密度布线,其技术优势如下:(1)更薄更轻,表面平整;(2)利于精细线路制作:(3)性能更好:(4)成本降低.近年来备受追捧的比特币挖矿机其ASIC芯片载板就可采用ETS技术实现.文章通过介绍ETS技术在比特币挖矿机栽板上的应用,聚焦产品在光成像及防焊工序的生产结果,展现ETS技术在精细线路制作及基板表面平整度方面的技术优势,加速ETS技术的推广.

摘要： 半导体封装为实现高性能、薄型化以及低成本,催生了无芯基板技术(ETS:Embedded Trace Substrate)就是其中一种.相比传统有芯基板,无芯基板去除了中间层芯板,仅使用绝缘层和铜层通过半加成积层工艺实现高密度布线,其技术优势如下:(1)更薄更轻,表面平整;(2)利于精细线路制作:(3)性能更好:(4)成本降低.近年来备受追捧的比特币挖矿机其ASIC芯片载板就可采用ETS技术实现.文章通过介绍ETS技术在比特币挖矿机栽板上的应用,聚焦产品在光成像及防焊工序的生产结果,展现ETS技术在精细线路制作及基板表面平整度方面的技术优势,加速ETS技术的推广.

摘要： 模数转换器在核电子学领域有广泛的应用.作为模数转换器的核心模块——比较器,其高速高精度设计是设计者不断追求的目标,也是设计的难点.本文介绍了一种用于SARADC的高速高精度比较器的设计，首先提出了比较器的设计目标，然后介绍了比较器的结构选择和各部分工作原理以及设计要点，最后给出了主要的仿真结果以及版图设计。由于篇幅所限，本文主要采用定性描述，未对具体设计细节给出定量分析。该比较器已经应用于3MSp/s采样率，10bit精度的SAR型ADC芯片，得到了较好的测试结果，初步验证了设计达到了既定目标。

摘要： 模数转换器在核电子学领域有广泛的应用.作为模数转换器的核心模块——比较器,其高速高精度设计是设计者不断追求的目标,也是设计的难点.本文介绍了一种用于SARADC的高速高精度比较器的设计，首先提出了比较器的设计目标，然后介绍了比较器的结构选择和各部分工作原理以及设计要点，最后给出了主要的仿真结果以及版图设计。由于篇幅所限，本文主要采用定性描述，未对具体设计细节给出定量分析。该比较器已经应用于3MSp/s采样率，10bit精度的SAR型ADC芯片，得到了较好的测试结果，初步验证了设计达到了既定目标。

摘要： 模数转换器在核电子学领域有广泛的应用.作为模数转换器的核心模块——比较器,其高速高精度设计是设计者不断追求的目标,也是设计的难点.本文介绍了一种用于SARADC的高速高精度比较器的设计，首先提出了比较器的设计目标，然后介绍了比较器的结构选择和各部分工作原理以及设计要点，最后给出了主要的仿真结果以及版图设计。由于篇幅所限，本文主要采用定性描述，未对具体设计细节给出定量分析。该比较器已经应用于3MSp/s采样率，10bit精度的SAR型ADC芯片，得到了较好的测试结果，初步验证了设计达到了既定目标。

摘要： 模数转换器在核电子学领域有广泛的应用.作为模数转换器的核心模块——比较器,其高速高精度设计是设计者不断追求的目标,也是设计的难点.本文介绍了一种用于SARADC的高速高精度比较器的设计，首先提出了比较器的设计目标，然后介绍了比较器的结构选择和各部分工作原理以及设计要点，最后给出了主要的仿真结果以及版图设计。由于篇幅所限，本文主要采用定性描述，未对具体设计细节给出定量分析。该比较器已经应用于3MSp/s采样率，10bit精度的SAR型ADC芯片，得到了较好的测试结果，初步验证了设计达到了既定目标。

摘要： 本申请公开了带有磁性传感器元件和磁性存储元件的装置的方法和系统。该装置包括集成电路基板。至少含有永磁体的磁性传感元件的磁性传感器被安装在集成电路基板上。多个磁性存储元件安装在集成电路基板上，每个元件包含至少一个永磁体。

摘要： 本申请公开了带有磁性传感器元件和磁性存储元件的装置的方法和系统。该装置包括集成电路基板。至少含有永磁体的磁性传感元件的磁性传感器被安装在集成电路基板上。多个磁性存储元件安装在集成电路基板上，每个元件包含至少一个永磁体。

摘要： 本实用新型涉及一种用于功放系统的自检电路，包括：输入接口，连接至所述功放系统的多路交流输出，以对所述功放系统的输出信号进行检测；整流器件，连接所述输入接口，以将待检测的所述功放系统的多路交流输出信号转换为多路直流信号；运算器件，连接所述整流器件的输出端，以将所述多路直流信号分别与基准信号进行对比，并输出包含对比结果的电平信号；输出接口，将所述包含对比结果的电平信号进行处理，并输出至功放系统的MCU，以供MCU作进一步处理。本实用新型，结构简单，成本低廉，易于集成。

摘要： 本申请案涉及具有全局布线通道的集成电路芯片及专用集成电路。集成电路芯片包含布置在半导体层中的CMOS集成电路单元，每一CMOS集成电路单元包含分别具有第一及第二极性的第一及第二有源区。第一电力轨沿着接近于所述第一有源区的所述CMOS集成电路单元的边界而布线。第二电力轨在第二有源区上布线。全局布线通道在所述第二有源区上布线，使得所述第二电力轨安置在所述全局布线通道与所述第一电力轨之间。所述全局布线通道耦合在所述CMOS集成电路单元之间以在所述集成电路芯片中将所述CMOS集成电路单元全局地耦合在一起。

摘要： 本发明一种缓冲电路、时钟树、存储器以及专用集成电路，缓冲电路与时钟源连接，缓冲电路包括：差分放大器，该差分放大器包括时钟信号输入端和时钟信号输出端，时钟信号输入端接收来自时钟源的时钟信号，时钟信号输出端用于将经过放大和增强的时钟信号输出；有源负载，包括与差分放大器的时钟信号输出端连接的第一端，以及与电压源连接的第二端；本发明一种时钟树，包括时钟源和上述缓冲电路。本发明一种存储器，包括上述时钟树。本发明一种专用集成电路，包括上述时钟树。本发明缓冲电路具备较强的驱动能力，以该缓冲电路作为时钟单元，时钟树中可较少使用缓冲单元，从而减少时钟树的延时面积功耗。

摘要： 本申请案涉及具有全局布线通道的集成电路芯片及专用集成电路。集成电路芯片包含布置在半导体层中的CMOS集成电路单元，每一CMOS集成电路单元包含分别具有第一及第二极性的第一及第二有源区。第一电力轨沿着接近于所述第一有源区的所述CMOS集成电路单元的边界而布线。第二电力轨在第二有源区上布线。全局布线通道在所述第二有源区上布线，使得所述第二电力轨安置在所述全局布线通道与所述第一电力轨之间。所述全局布线通道耦合在所述CMOS集成电路单元之间以在所述集成电路芯片中将所述CMOS集成电路单元全局地耦合在一起。

摘要： 本发明涉及一种内部具有高速模拟数字转换器(ADC)及数字信号处理功能的，用于远距离红外光电开关的专用集成电路，以及使用该集成电路构成的远距离红外光电开关。该专用集成电路内部具有至少具有8bit模拟数字转换器(ADC)，有限冲激响应(FIR)方式数字匹配滤波器(DMF)，无限冲激响应(IIR)方式的数字带通滤波器(DBPF)，载波检测器，数字单稳单元。

摘要： 本公开涉及用于集成专用集成电路和光学元件的嵌入式封装概念。本公开描述了光学封装体和制造方法。在一个实施方案中，控制器芯片与包括光电探测器(PD)和一个或多个发射器的光学元件一起被嵌入单个封装体中。

摘要： 本发明提供一种基于双向反激均衡电路控制信号产生的专用集成电路，用于电池组，电池组包括至少一个单电池，双向反激均衡电路包括至少两个MOSFET和变压器，变压器两端分别为原边和副边，原边、每个单电池以及一个MOSFET串联，副边以及另一个MOSFET并联于其中一个单电池上；专用集成电路包括地址编译部分、时钟分频部分以及控制信号产生部分，本申请用于为同一电池组上的多个双向反激电路高频变压器两侧的双MOSFET提供控制信号，使得电池组能量通过双向反激电路实现双向流动。

摘要： 本实用新型属于CMOS专用集成电路领域，尤其是一种CMOS专用集成电路中的延时单元及延时电路，针对现有的延时电路采用主从D触发器组成的延时单元级联构成，其占用芯片面积大，功耗高，同时由于需要两相非交叠时钟，其时钟发生电路也比较复杂，限制了工作频率提高的问题，现提出如下方案，其中CMOS专用集成电路中的延时单元包括MOS管Q1，所述MOS管Q1的一端连接有输入信号A和MOS管Q2的一端。本实用新型的延时单元结构简单，芯片面积占用较小，集成度高，该电路对时钟信号要求低，对整体ASIC的时钟电路设计要求也大大降低，同时可以提高延时电路的工作频率，且可以稳定工作电流，对电路进行有效保护。