数据选择器

摘要： 利用数据选择器可以设计各种逻辑的电路。当逻辑函数变量数与数据选择器地址变量数相等时,一般采用代数法可方便地完成逻辑电路设计;当逻辑函数变量数大于数据选择器地址变量数时,一般采用卡诺图法进行设计,使设计过程更加简单、直观。

摘要： 以数据选择器74151为例研究了数据选择器在实现组合逻辑电路中的公式比较法和复合真值表法两种方法。复合真值表法直观且简明地表示出逻辑函数、数据选择器的输入与输出关系,可以方便地确定数据选择器数据端的取值,用于实现各种组合逻辑函数。

摘要： 在表决逻辑电路的设计与研究中,比较常见的是三人表决逻辑电路,超过五人的表决逻辑电路的设计由于其变量较多,逻辑函数化简困难、电路结构复杂等问题导致研究较少.文章以七人表决逻辑电路的设计为例,分析了电路的逻辑关系,提出了七变量表决逻辑的卡诺图化简方法,将原本复杂的七变量卡诺图分解为4个四变量卡诺图,实现化繁为简,从而得出七人表决逻辑的逻辑函数表达式,并通过引入数据选择器进一步简化电路,实现了基于数据选择器的七人表决逻辑电路,文章的设计思想可以推广到更多变量的表决逻辑电路的设计.

摘要： 优先编码器、译码器、数据选择器是组合逻辑电路设计常用的中规模集成电路.本研究在单个电路扩展设计的基础上,结合各个电路功能进行综合设计.由8线-3线优先编码器74LS148扩展设计16线-4线优先编码器,编码输出用发光二极管仿真验证.难度逐步增加为优先编码器74LS148、显示译码器74LS48、4线-16线译码器74LS154、3线-8线译码器74LS138、8选1数据选择器74LS151、4选1数据选择器74LS153及门电路等常用中小规模集成电路的综合实验.实验由Multisim软件仿真验证,显示直观,增强学生电路设计的兴趣和积极性,积累电路扩展应用及综合应用的经验.

摘要： 产品质量是产品使用安全的前提,进行产品质量检测是为了更有效地保障产品的安全性,确保人们在产品使用过程中的安全.该文从实际出发,采用不同的组合逻辑电路来实现产品质量检测仪的设计,不同的组合逻辑电路在实现原理上相似,但在具体的实现方法上截然不同,从而体现了数字电路应用的多样性和灵活性.

摘要： 在数字电子技术课程学习中,灵活掌握组合逻辑电路设计方法可以给整个数字电路设计奠定良好的基础,其中利用数据选择器设计电路作为其中一种很重要的方法,该文针对如何利用数据选择器设计电路,并提出几种小技巧.

摘要： 针对当前分布式算法(DA)实现高阶FIR滤波器,存在硬件资源占用多和功耗高的缺点,提出一种低功耗、低面积的改进算法.在无查找表结构的基础上,将采样数据最高位从移位寄存器首先输出,部分和累加由传统的右移变为左移.其次,在数据选择器的输入端添加三态缓存器,减少了加法器的翻转次数.为验证改进算法的高效性,设计不同阶长的FIR滤波器,在ISE平台对硬件代码进行综合仿真.结果表明,改进DA算法相比传统DA算法,逻辑单元和存储器占用分别减少38.44％、83.72％,功耗降低26.12％.%Aiming at the disadvantages of high hardware resources consumption and high power consumption of the current high-order FIR filters achieved by the distributed algorithms ( DA) ,an improved low-power and low-area algorithm was proposed. On the basis of no look-up table structure,the highest bit of sampling data was output from the shift register first,and the accumu-lations of partial sum were changed from the traditional right shift to the left shift.Second,adding a tristate buffer to the input of the data selector reduced the number of flip-flops of the adder.To verify the efficiency of the improved algorithm,different lengths FIR filters were designed,and the hardware code was simulated on the ISE platform.The results show that compared with the tra-ditional DA algorithm,the occupancy of logic cells and memory are reduced by 38.44％ and 83.72％ respectively,and the power consumption decreases 26.12％.

摘要： 本文介绍了数据选择器的功能以及常见的几种数据选择器,重点介绍了四选一数据选择器74LS153及其扩展级联方式,详细分析了最常见的利用使能端进行扩展的级联方式,提出了一种不利用使能端且采用二级级联的方式扩展数据选择器.

摘要： 全加器是微处理器中的重要逻辑部件，数字信号处理器(DSP)芯片中有大量全加器，通过对全加器的优化设计可以使DSP性能得到提高，本文设计一种基于数据选择器的全加器，通过HSPICE仿真，并与其他结构的全加器进行比较，结果表明基于数据选择器的全加器在功耗与速度上比其他结构的全加器有较大提高。

摘要： 本发明涉及一种用于可调式变压器的有载选择器(1)。所述有载选择器(1)在其储油器(18)具有预选择器(37)。按照本发明，每个要通过预选择器(37)进行切换的相(L1、L2、L3)配属于两个分开的零触点(73、74)。各零触点(73、74)分别设置在所述储油器(18)的壁(17)上并且伸展穿过该壁(17)。本发明也涉及一种有载选择器(1)的预选择器(37)的承载臂(62)。该承载臂(62)成型出第一侧肋(65)和第二侧肋(66)并且在该第一侧肋(65)和该第二侧肋(66)之间成型出至少一个沿着承载臂(62)的长度(L)延伸的板条状的突起部(67)。

摘要： 本申请实施例提供一种应用于多路选择器的选择装置及多路选择器。所述多路选择器用于接入m个使能信号EN[m‑1:0]，以及n路数据D0‑Dn‑1,其中，m个使能信号用于指示n路数据的选通状态，m和n为大于1的正整数；所述选择装置包括与n路数据一一对应的n个选择单元，其中，第j个选择单元的输入端接入第j路数据Dj‑1，第j个选择单元的控制端用于接入控制信号SEL[j‑1],控制信号用于控制选择单元处于选通状态，其中，j＝[1，n]，且j为整数，控制信号SEL[j‑1]根据选通优先级高于以及等于Dj‑1的数据对应的使能信号生成；n个所述选择单元的输出端与所述选择装置的输出级连接。

摘要： 本发明涉及一种用于可调式变压器的有载选择器(1)。所述有载选择器(1)在其储油器(18)具有预选择器(37)。按照本发明，每个要通过预选择器(37)进行切换的相(L1、L2、L3)配属于两个分开的零触点(73、74)。各零触点(73、74)分别设置在所述储油器(18)的壁(17)上并且伸展穿过该壁(17)。本发明也涉及一种有载选择器(1)的预选择器(37)的承载臂(62)。该承载臂(62)成型出第一侧肋(65)和第二侧肋(66)并且在该第一侧肋(65)和该第二侧肋(66)之间成型出至少一个沿着承载臂(62)的长度(L)延伸的板条状的突起部(67)。

摘要： 本发明公开了一种多晶粒选择器装置，该多晶粒选择器装置包括具有外表面的外部主体。外部主体包括被配置成面向铸造炉的冷却板的冷却侧和被配置成面向模具中的相对的模具侧。外部主体包括各自由两个或更多个横向取向的细长通道形成的多个晶粒选择器柱的阵列，该横向取向的细长通道以端对端布置方式彼此流体地联接，该端对端布置方式沿从外部主体的冷却侧朝向外部主体的模具侧延伸的生长方向取向。选择器柱延伸到外部主体的模具侧上的生长开口。选择器柱中的每个选择器柱被配置成从对应的生长开口中形成单晶粒柱，该单晶粒柱是将在模具中形成的沿生长方向生长的柱状晶粒制品的一部分。

摘要： 本申请实施例提供一种应用于多路选择器的选择装置及多路选择器。所述多路选择器用于接入m个使能信号EN[m‑1:0]，以及n路数据D0‑Dn‑1,其中，m个使能信号用于指示n路数据的选通状态，m和n为大于1的正整数；所述选择装置包括与n路数据一一对应的n个选择单元，其中，第j个选择单元的输入端接入第j路数据Dj‑1，第j个选择单元的控制端用于接入控制信号SEL[j‑1],控制信号用于控制选择单元处于选通状态，其中，j＝[1，n]，且j为整数，控制信号SEL[j‑1]根据选通优先级高于以及等于Dj‑1的数据对应的使能信号生成；n个所述选择单元的输出端与所述选择装置的输出级连接。

摘要： 本申请实施例提供一种应用于多路选择器的选择装置、多路选择器、处理器、片上网络系统及并行计算系统。所述多路选择器用于接入m个使能信号EN[m‑1:0]，以及n路数据D0‑Dn‑1,其中，m个使能信号用于指示n路数据的选通状态，m和n为大于1的正整数；所述选择装置包括与n路数据一一对应的n个选择单元，其中，第j个选择单元的输入端接入第j路数据Dj‑1，第j个选择单元的控制端用于接入控制信号SEL[j‑1],控制信号用于控制选择单元处于选通状态，其中，j＝[1，n]，且j为整数，控制信号SEL[j‑1]根据选通优先级高于以及等于Dj‑1的数据对应的使能信号生成；n个所述选择单元的输出端与所述选择装置的输出级连接。

摘要： 本申请实施例提供一种应用于多路选择器的控制器及、多路选择器、处理器、片上网络系统及并行计算系统。所述多路选择器用于接入m个使能信号EN[m‑1:0]，以及n路数据D0‑Dn‑1,其中，m个使能信号用于指示n路数据的选通状态，m和n为大于1的正整数；所述控制器包括与n路数据一一对应的n个逻辑门电路组；与第i路数据Di‑1对应的逻辑门电路组，用于接入选通优先级高于以及等于Di‑1的数据对应的使能信号，并输出用于控制Di‑1的选通状态的控制信号SEL[i‑1]，i＝[1，n]，i为整数。

摘要： 本发明公开了一种全场景适用的数据选择器，属于软件开发技术领域，是基于浏览器原配置的选择器，定位需要选择数据表中的数据，判断选择的数据是单选还是多选，显示列表数据的字段，其中，对数据集进行统计，显示数据列表，显示对应数据表字段的列表，第一列为选择框，选择的数据内容追加到选择器内容之后。本发明可以将数据分页呈现，在实际开发过程中只需要输入选择器输入框基本参数，极大地减少了时间和人力，在需要数据关联的时候，只需简单的操作就可以实现，极大地减少了选择录入数据时产生的工作量。

摘要： 本发明公开了一种基于忆阻器的数据选择器电路及数据选择方法，属于微电子器件技术领域；其中，基于忆阻器的2选1数据选择器用于基于逻辑值s从逻辑值a和逻辑值b中选出一个数据；该数据选择器电路包括三个忆阻器和一个电阻，结构简单，电路的复杂度低，电路面积小，可扩展性强；具体地，逻辑值s以电压的形式定义在忆阻器M1和忆阻器M2的电压输入端，逻辑值a定义为忆阻器M1的阻态，逻辑值b定义为忆阻器M2的阻态，忆阻器M3的阻态作为输出；只需对忆阻器M1和忆阻器M2进行置态以及对忆阻器和电阻进行加压三步操作即可实现数据选择功能，与现有的2选1数据选择器相比，能够在较少的器件和操作步数的条件下以较高的计算效率实现数据选择运算。

摘要： 本发明公开了一种全场景适用的数据选择器，属于软件开发技术领域，是基于浏览器原配置的>选择器，定位需要选择数据表中的数据，判断选择的数据是单选还是多选，显示列表数据的字段，其中，对数据集进行统计，显示数据列表，显示对应数据表字段的列表，第一列为选择框，选择的数据内容追加到选择器内容之后。本发明可以将数据分页呈现，在实际开发过程中只需要输入选择器输入框基本参数，极大地减少了时间和人力，在需要数据关联的时候，只需简单的操作就可以实现，极大地减少了选择录入数据时产生的工作量。