数字芯片

摘要： 阐述以LK8810作为测试平台,以74HC595为例,采用施加电流激励以测量电压的方法,为提高测量精度,输出采用开尔文连接的方式,根据所搭建的测量电路,利用测试专用函数编写程序实现对芯片输出高低电平上下限电参数的测试,测试结果可在上位机上显示。实验表明,该测试方案准确可靠,易于实施,可为数字芯片性能判断和缺陷分析提供可靠的数据依据。

摘要： 本统计期内(9月29日至10月12日),市场情绪继续趋弱,消费医药成交回暖。近期宏观利率延续抬升,人民币再度收贬,市场流动性边际趋紧;与此同时,外资与两融再度流出,资金面仍以存量博弈为主。杠杆情绪、股民情绪均降至年内低点,弱势股、新低股也临近年内底部区间。交易结构层面,分化继续收敛,个股分化降至历史底部,新能源与TMT成交占比回落,医药消费成交回暖,其中白酒、医疗设备、医疗耗材、化学制剂、硅料硅片等成交抬升居多,住宅开发、IT服务、锂、数字芯片设计、商用载客车等成交占比回落居多。

摘要： 本文主要针对于数字信号处理技术的概念、特征、优势、应用方式进行了分析,随后对于数字信号处理技术在电子信息工程当中的应用方式进行了优化。

摘要： 实际数字芯片中引起各管脚响应的电压存在差异,即各管脚的有效门限电压不一致,造成当同一信号同时输入芯片不同管脚时,各管脚响应不同步,后响应的相较于先响应的存在延时,这就是数字芯片有效门限电压延时.现有理论教材及仿真软件皆未考虑此类延时,但该客观存在的延时可简化电路设计及实现创新性实验.

摘要： 针对纳米级设计中时钟偏移大、时序不容易收敛等问题, 提出了一种有效的时钟树综合 (CTS) 优化方案.以28 nm工艺的数字芯片为例, 根据其时钟结构特点, 将CTS过程分成两步完成.利用这种方法, 采用Cadence公司的APR工具Encounter对数字模块进行时钟网络的设计;对分步CTS和传统CTS两种方法进行比较.结果表明:使用分步CTS的时钟偏移减小了52％, 提高了时钟网络的性能, 从而时序得到了很大的改善, 芯片泄漏功耗也降低了45％.%An optimized design for clock tree synthesis (CTS) was presented to resolve the large clock skew and timing closure problem of physical design in deep sub-micron technology. Based on a 28 nm digital chip, clock tree synthesis was divided into two steps according to the characteristics of clock structure. What's more, the APR tool Encounter of Cadence Company was used to design the clock network of digital chip by the optimized method for CTS. The research results showed that the performance of the clock-tree was improved, and the timing was greatly optimized by two-steps CTS. Furthermore, the clock skew was reduced by 52％ and the leakage power was reduced by 45％ compared with the traditional CTS.

摘要： 为了设计合理高效的时钟树网络,对建立和保持时间约束以及时钟偏差进行分析,基于28 nm工艺设计了一款高速数字芯片,采用Innovus工具实施布局布线,在时钟树综合(CTS,clock tree synthesis)阶段采用CCOpt(clock concurrent optimization)技术,合理利用时钟偏差,同时优化时钟路径和逻辑路径,对时钟网络进行优化,并考察时钟树延时、时序和时钟网络功耗等指标.结果标明:与传统CTS技术相比,采用CCOpt技术时,最差时序违例和违例路径数量减少50％;布局布线时间减少2 h;芯片时钟网络内部互连功耗减少55％,泄漏功耗减少80％,有效提高了数字芯片的性能.

摘要： 设计一个脉冲电路提供晶振,利用555定时器设计;第二,为了显示每一步还有多少秒完成,需要三位数倒计时电路,运用三片74192,三片通过级联的方式,即,将个位192计数器的借位端与十位192计数器的减法计数端相连,十位的借位端与百位的减法计数端相连,三192计数器都为0同时发出借位信号时,通过逻辑电路使其由预置数模块置数,并且给八进制计数模块提供信号使其计数.

摘要： 设计了一种基于模拟选择开关和故障字典的数字芯片检测系统,主控芯片采用MSP 430单片机,实现了对常见数字芯片的自动化故障检测,可以检测数字芯片是否存在短路、开路和逻辑功能错误等故障,并可确定具体故障位置.芯片的短路、开路检测基于数字芯片内部的二极管钳位保护电路,通过霍尔电流传感器和ADC进行检测.测量结果显示,该系统的测量准确率高,测量速度快,功耗低,可实现电池供电和手持化.

摘要： LED照明已经在整个照明应用中得到普及,伴随着智慧城市、智能路灯的发展,LED驱动电源也朝着智能化、数字化方向发展。英飞凌作为引领智能LED照明的领先供应商,从系统角度看待问题,为客户提供卓越的数字产品和解决方案,在提供高性能产品和系统解决方案的同时,极大地减轻了客户库存的压力和新产品推出的周期,扩展了研发设计的灵活性。英飞凌照明驱动I C以其丰富的产品类型、广泛的拓扑组合,搭配业界领先功率晶体管CoolMOS技术,充分满足了LED驱动电源设计的半导体器件选型需求。

摘要： LED照明已经在整个照明应用中得到普及,伴随着智慧城市、智能路灯的发展,LED驱动电源也朝着智能化、数字化方向发展。英飞凌作为引领智能LED照明的领先供应商,从系统级角度看待问题,为客户提供卓越的数字产品和解决方案,在提供高性能表现的产品和系统解决方案的同时,极大地减轻了客户库存的压力和新产品推出的周期,扩展了研发设计的灵活性。英飞凌照明驱动IC以其丰富的产品类型,广泛的拓扑组合,搭配业界领先功率晶体管CoolMOS技术,充分满足了LED驱动电源设计的半导体器件选型需求。

摘要： 航空电子设备内数字芯片的设计,是整个航空电子系统设计的关键.本文详细介绍了利用后端设计工具对航空电子设备内数字芯片进行物理实现的过程,并就设计中遇到的问题,提出了解决办法.静态时序分析、电源分析以及后仿真结果表明芯片版图满足设计要求。该芯片已成功流片，芯片测试结果显示功能和性能均达到了设计目标。

摘要： 本文针对36V-52V输入，3.3、V/0.23W输出的数字芯片供电电源，采用母线变换器的两级式变换方案，论文详细分析了半桥变换器的工作原理，给出了主要的参数设计依据。并根据损耗分析结果，讨论了频率对变换器效率的影响，给出优化后的工作频率。最后完成了样机的制作与实验，实验结果与损耗分析结果一致，在350kHz时变换效率最高，满载时效率为56％-72％，相比反激变换器方案可提高10％。损耗分析结果为进一步优化变换效率提供依据。

摘要： 针对YHFT-DX测试芯片的FPGA仿真与测试的工作中有诸多值得展开研究的问题,文章讨论了测试芯片的FPGA仿真流程包括设计输入开始,经过综合、实现,最后生成位流文件下载到FPGA器件中进行仿真调试。这个过程简单而繁琐,有很多需要注意的问题。本文就各个问题提出了详细的分析和解决方法。

摘要： 针对YHFT-DX测试芯片的FPGA仿真与测试的工作中有诸多值得展开研究的问题,文章讨论了测试芯片的FPGA仿真流程包括设计输入开始,经过综合、实现,最后生成位流文件下载到FPGA器件中进行仿真调试。这个过程简单而繁琐,有很多需要注意的问题。本文就各个问题提出了详细的分析和解决方法。

摘要： 针对YHFT-DX测试芯片的FPGA仿真与测试的工作中有诸多值得展开研究的问题,文章讨论了测试芯片的FPGA仿真流程包括设计输入开始,经过综合、实现,最后生成位流文件下载到FPGA器件中进行仿真调试。这个过程简单而繁琐,有很多需要注意的问题。本文就各个问题提出了详细的分析和解决方法。

摘要： 本文基于FPGA设计了多通道高阶FIR滤波器，充分利用FPGA硬件资源，并结合时分复用的方法，满足了系统高采样率和高速度的设计要求。该FIR数字滤波器成功移植在线列红外探测系统上进行验证，运行效果良好。

摘要： 本文基于FPGA设计了多通道高阶FIR滤波器，充分利用FPGA硬件资源，并结合时分复用的方法，满足了系统高采样率和高速度的设计要求。该FIR数字滤波器成功移植在线列红外探测系统上进行验证，运行效果良好。

摘要： 本文基于FPGA设计了多通道高阶FIR滤波器，充分利用FPGA硬件资源，并结合时分复用的方法，满足了系统高采样率和高速度的设计要求。该FIR数字滤波器成功移植在线列红外探测系统上进行验证，运行效果良好。

摘要： 本文基于FPGA设计了多通道高阶FIR滤波器，充分利用FPGA硬件资源，并结合时分复用的方法，满足了系统高采样率和高速度的设计要求。该FIR数字滤波器成功移植在线列红外探测系统上进行验证，运行效果良好。

摘要： 2008年，中国通信业的增速趋缓，进入了买方市场。中国新增用户大部分来自农村，蓬勃发展的农村市场正在进入移动通话和短信的爆发期，移动电视将是下一个重大应用。由于模拟电视是唯一覆盖全国农村和所有城镇的电视网络，所以对数字电视的渴求可以用模拟电视来填补和过渡。通过培养观看移动电视的习惯，可以培养日后数字电视收费客户；运营商更可以靠特色的电视功能在电信重组中保有和争夺用户，特别是农村用户。本文结合电视手机的发展,介绍了泰景信息科技有限公司的两代芯片产品。

摘要： 本发明提供一种数字PCR芯片的制作方法和数字PCR芯片，其中制作方法包括：将微通道板的第一表面和第一基板的第二表面键合，使得微通道板和第一基板之间形成供流体流通的微通道阵列；在微通道板上与第一表面相对设置的第三表面上注入反应溶液，以使得微通道阵列充满反应溶液；将第三表面进行密封处理，以将微通道阵列中的每个微通道相互分隔成独立的反应腔室。本发明的有益效果在于：将微通道板的每个微通道相互分隔成独立的反应腔室，即实现了采用微通道板的每一个微通道作为单独的反应容器，从而更好分离DNA分子，并提高灵敏度，进而提高DNA分子溶液浓度的检测准确度。

摘要： 本说明书实施例提供了一种数字微镜阵列芯片制备方法及数字微镜阵列芯片，其中，方法包括：根据所需要的入射光调制目标设计所需的微镜结构和阵列排布，并根据设计的所述微镜结构和阵列排布在纳米薄膜上加工数字微镜阵列；根据所述微镜结构、所述阵列排布以及所需的入射光调制目标在微镜结构处制备对单个微镜结构独立控制的外部驱动电路；将所述数字微镜阵列和所述外部驱动电路进行封装，形成数字微镜阵列芯片。

摘要： 本发明提供了一种数字微镜芯片的供电电路及数字微镜芯片，供电电路包括：第一电压转换器、第二电压转换器、第三电压转换器、二极管和第一电容器；第一电压转换器可将获得的电源电压分别转换为第一电压、第二电压和第三电压输出，第二电压转换器可将获得的电源电压转换为第四电压输出，第三电压转换器可将获得的电源电压转换为第五电压输出，二极管的阳极连接电源，阴极连接第二电压转换器的输入端以及第三电压转换器的输入端，第一电容器的正极板连接二极管的阴极，负极板连接接地端。当不带电池的投影机突然断电时，第一电容器存储的电量可以给第二电压转换器和第三电压转换器继续供电一段时间，从而延迟第四电压和第五电压的下电时间。

摘要： 本说明书实施例提供了一种数字微镜阵列芯片制备方法及数字微镜阵列芯片，其中，方法包括：根据所需要的入射光调制目标设计所需的微镜结构和阵列排布，并根据设计的所述微镜结构和阵列排布在纳米薄膜上加工数字微镜阵列；根据所述微镜结构、所述阵列排布以及所需的入射光调制目标在微镜结构处制备对单个微镜结构独立控制的外部驱动电路；将所述数字微镜阵列和所述外部驱动电路进行封装，形成数字微镜阵列芯片。

摘要： 本申请涉及检测设备技术领域，尤其涉及一种数字微流控芯片、包括该数字微流控芯片的数字微流控芯片系统、包括该数字微流控芯片系统的酶联免疫检测系统及采用酶联免疫检测系统的检测方法。上述酶联免疫检测系统，包括数字微流控芯片系统、驱动控制单元和光学检测系统。驱动控制单元用于驱动数字微流控芯片系统内的液体流动，光学检测系统用于检测检测点的光学性质。上述酶联免疫检测系统及检测方法，可以实现ELISA检测反应。酶联免疫检测系统具有较高的集成度且与现有技术相比具有制备方法简单、自动化程度高、成本低且灵活度高等优势。可以大大的减少在进行ELISA流程操作时的人为误差、人工时间成本和试剂的消耗，同时提高了检测的准确率和效率。

摘要： 本发明提供一种数字PCR芯片的制作方法和数字PCR芯片，其中制作方法包括：将微通道板的第一表面和第一基板的第二表面键合，使得微通道板和第一基板之间形成供流体流通的微通道阵列；在微通道板上与第一表面相对设置的第三表面上注入反应溶液，以使得微通道阵列充满反应溶液；将第三表面进行密封处理，以将微通道阵列中的每个微通道相互分隔成独立的反应腔室。本发明的有益效果在于：将微通道板的每个微通道相互分隔成独立的反应腔室，即实现了采用微通道板的每一个微通道作为单独的反应容器，从而更好分离DNA分子，并提高灵敏度，进而提高DNA分子溶液浓度的检测准确度。

摘要： 本实用新型提供了一种数字微镜芯片的供电电路及数字微镜芯片，供电电路包括：第一电压转换器、第二电压转换器、第三电压转换器、二极管和第一电容器；第一电压转换器可将获得的电源电压分别转换为第一电压、第二电压和第三电压输出，第二电压转换器可将获得的电源电压转换为第四电压输出，第三电压转换器可将获得的电源电压转换为第五电压输出，二极管的阳极连接电源，阴极连接第二电压转换器的输入端以及第三电压转换器的输入端，第一电容器的正极板连接二极管的阴极，负极板连接接地端。当不带电池的投影机突然断电时，第一电容器存储的电量可以给第二电压转换器和第三电压转换器继续供电一段时间，从而延迟第四电压和第五电压的下电时间。

摘要： 本发明提供一种数字芯片PWM模块的自动化测试方法、装置、数字芯片及系统，测试方法具体包括：设置待测PWM模块的时钟源、输出PWM波形的频率和占空比，使得待测PWM模块产生相应的PWM波形，向波形测试装置发送命令，使得波形测量装置自动测量当前PWM波形的频率和占空比；读取波形测量装置测量到的PWM波形的频率和占空比，并与设置的频率和占空比做比较，若一致，测试通过，否则测试不通过，直接结束测试；对时钟源、频率、占空比的各种组合方式均采用上述方法测试。

摘要： 本申请提供了一种数字芯片接收ADC输出数据的方法及数字芯片，在使用ADC输出的LVDS随路时钟产生数据采样接收时钟时，将采样时钟划分为多个相位。在芯片启动或者用户需要时，查找当前环境下能够接收ADC数据的采样接收时钟Iclk的最佳相位，并把该最佳相位的相位系数配置给锁相环，以产生具有最佳相位的采样接收时钟Iclk；再利用具有最佳相位的采样接收时钟Iclk来接收ADC的输出数据。该方法是对数字芯片内部的锁相环部分进行优化，支持锁相环输出时钟相位动态重配功能，同时增加了数字芯片ADC接口的自测试过程，以计算出采样接收时钟Iclk的最佳相位，保证接收采样时钟沿尽可能靠近数据采样窗口的中间。

摘要： 一种数字芯片、具有数字芯片的设备和大小端模式配置方法，数字芯片包括：大小端模式输入管脚；接口模块，通过大小端模式输入管脚接收大小端模式配置信号；处理器配置模块，接收接口模块传输的大小端模式配置信号，对需要输入处理器的数据信号进行处理，得到符合大小端模式配置信号指示的大小端模式的第一数据信号，将第一数据信号传输给处理器；外设配置模块，接收接口模块传输的大小端模式配置信号，当大小端模式配置信号指示的大小端模式与外设大小端模式相同时，将需要输入外设的数据信号传输给外设，否则对需要输入外设的数据信号进行处理，得到符合外设大小端模式的第二数据信号，将第二数据信号传输给外设。本发明提高了数字芯片的兼容性。