数字匹配滤波器

摘要： 为了减小漏脉冲和干扰脉冲对激光解码的影响、提高导引头解码器的实时性和准确性,在分析伪随机编码原理和制导信号解码过程的基础上,采用基于数字匹配滤波器的识别方法对制导信号进行搜索识别,提出了一种自适应扩展实时波门技术实现对目标的锁定跟踪.解码器系统的硬件采用现场可编程门阵列来设计和实现,并进行了仿真测试及系统实测验证.结果表明,在接收到一组编码信号的当前周期内即可完成码型识别,解码实时性好;在正常波门宽度为5μs的自适应扩展实时波门下,100kHz高重频干扰信号的干扰成功概率降低至50％,有效提高了制导的抗干扰性.此研究有利于提高半主动激光制导武器的命中精度和可靠性.

摘要： 本文详细阐述了扩频通信系统中快速傅里叶变换(Fast Fourier transform,FFT)重叠变换干扰抑制、数字匹配滤波器捕获算法、延迟锁相环跟踪算法以及Costas环载波同步的基本原理和仿真模型,并通过Simulink工具对直接序列扩频通信各阶段波形和频谱变化进行了仿真验证.结果表明此仿真模型不仅能够抑制窄带干扰信号、完成伪码的快速捕获跟踪和载波的精确同步,实现基带信号的复原,还可为直接序列扩频通信的开发应用提供理论支撑和仿真验证,加快其工程化应用进程.

摘要： 首先分析了影响扩频通信同步性能的原因,论述了基于数字匹配滤波器的同步捕获方法,对同步捕获速度和抗噪性能进行了分析和比较,在此基础上提出了数字匹配滤波器的改进结构.改进后的滤波器省略了乘法单元,减少了加法单元,其通频带符合水声通信的要求.仿真结果表明,滤波器硬件结构简化后,同步通信效果仍能得到保证.

摘要： With the rapid development of the digital age, to have good performance of digital direct spread spectrum system has been widely used in various communication domain, this paper introduces a digital spread spectrum receiver based on FPGA, the design and implementation of its optimization of digital matched filter is used to realize in acquisition of spread spectrum sequence, greatly reduces the system's resources;By adding special loop filter makes the receiver tracking loop tracking performance was im-proved;At the same time due to key in the receiver module uses the parametric design, which makes the system has great flexibility.%随着数字化时代的飞速发展,对于具有良好性能指标的数字直接扩频系统在各个通信领域有着广泛的应用,该文介绍一种基于FPGA的数字化直扩接收机的设计与实现,它采用优化的数字匹配滤波器来实现扩频序列的同步捕获,大大减小了系统的资源;通过在跟踪环路中加入特殊的环路滤波器使得接收机跟踪的性能得到提高;同时由于接收机中关键模块采用了参数化设计,这使得系统有非常大的灵活性.

摘要： 针对短时猝发式直扩系统中大频偏情况下伪码捕获和跟踪问题,该文提出了一种基于扫频、数字匹配滤波器和数字延迟锁定跟踪环的伪码同步方案,并基于FPGA平台进行硬件实现.试验结果表明该方案可以满足系统设计要求.

摘要： 针对直扩系统中长PN码同步捕获速度慢的问题,利用推导的串接短PN码与长PN码具有相似相关性的结论,对直扩系统中PN码同步捕获的并行匹配滤波捕获方法进行改进,得到了简单可行的串并结合捕获方法.然后,结合一个周期内PN码相关值,采用迭代的方式,选取简单、实用的自适应门限,实现了突发通信中PN码的快速同步捕获.采用该自适应门限的捕获方法无需估计噪声,计算量小.仿真实验表明所提方法捕获概率高,抗噪性能强.%Aiming at slow speed of the long PN code acquisition in DSSS, the similarity between the short PN code in series and the long one can be used to improve parallel digital matched filter(DMF) for the acquisition of PN codes. An improved and simply practiced acquisition method which combine with serial and parallel processing is got. And then a simple and practical adaptive threshold is choosed by using the correlative value of PN code in a period and iterative mode. By using this adaptive method, it is not necessary to estimate the noise and the calculation load is small. Simulation demonstrates that PN codes of the proposed method can be detected at higher acquisition probability and has a better ant-inoise performance.

摘要： Based on the theory of digital matched filter and advance-lag loop, a circuit of capture and tracking of PN-code with FPGA is realized using VHDL programming. The design of all module of the circuit is discussed in detail, the circuit simulation and validation is completed, and the simulative waveform is showed. Result shows that the circuit works normal and reliable, and the system extension is convenient and flexible, which can meet the design requirements well.%在数字匹配滤波器和超前滞后鉴相环路的理论基础上,采用VHDL编程,在FPGA芯片上实现PN码捕获和跟踪的电路.详细讨论了各电路模块的设计实现方法.完成电路的仿真验证,给出了仿真波形.结果表明电路工作正常可靠,系统扩展方便灵活,满足设计要求.

摘要： 基于匹配滤波器的伪码捕获方法由于其速度优势在直扩通信系统中得到越来越广泛的研究和应用。数字匹配滤波器在基于软件无线电架构的数字通信系统中有很强的实用性。为提高伪码同步性能,提出了一种基于数字匹配滤波器的伪码捕获方法,主要针对载波多普勒频偏较小的应用场合。该方法保留了匹配滤波器捕获方法的速度优势,同时降低了虚警概率,提高了同步精度。该方法已成功应用于某系统。%The pseudo-code acquisition method based on matched filter has been used and researched more and more widely because of its short acquisition time.In a digital communication system,especially a system based on a SDR（software defined radio） hardware structure,digital matched filter is very useful.In order to acquire better acquisition performance,an acquisition method based on digital matched filter is presented,which is suitable for occasions that the Doppler frequency is low.This method retains the advantage of matched filter in acquisition time,meanwhile,reduces the false alarm probability and has better precision performance.This method has been successfully used in a DS-SS system.

摘要： PN code acquisition is an important part of PN code synchronization in spread spectrum communication system, and the acquisition method based on matched filter is appropriate for short PN code acquisition because of its short acquisition time. In order to solve the problem that digital matched filter occupies too much device resources, the paper introduces an implementation architecture of matched filter based on FPGA, which is suitable for the application in which signal is over sampled. This architecture needs no multiplier unit and reduces the number of adders, meanwhile it doesn＇t increase the complexity of the system%扩频码（伪随机码，PN码）捕获是扩频通信中扩频码同步的一个重要环节，基于匹配滤波器的捕获方法具有捕获时间短的优势，比较适合短码的捕获和实时通信的场合。为解决数字匹配滤波器资源占用多的问题，根据扩频码取值的双极性特性，针对数据过采样的应用场合，提出了一种基于FPGA实现的数字匹配滤波器的结构。该结构为两级滤波器形式，无乘法器单元，在一定程度上减少了滤波器的资源消耗同时并不增加系统的复杂度。

摘要： 本文对伪码的捕获方法串行搜索法和匹配相关法进行了研究,在分析理论的基础上,根据仿真结果,采用VHDL语言,设计了一种基于FPGA的数字匹配滤波器.

摘要： 本文提出了一种用于水声释放器的低功耗数字匹配滤波器及其FPGA实现方法。MATLAB仿真和FPGA实验结果表明，该匹配滤波器灵敏度高和信噪比高，功耗低。实际的水声编码接收实验表明，该系统性能好、可靠性高。

摘要： 随着人类对海洋探索的日益深入，水下装备的释放和回收越来越重要。水声释放装置须具有功耗低（10000米），无故障工作时间长等特征。目前多采用iXsea公司和美国Benthos公司的产品，尚无同类指标的国产产品。本文提出的数字匹配滤波器，具有简单可靠、带宽窄、信噪比高、功耗低等优点，其功耗和灵敏度等关键性能已与国外同类产品相当。

摘要： 本文通过基于FPGA器件的数字声纳接收机实现水声短基线定位系统的多通道匹配滤波接收,有效地降低了系统设计的复杂度和成本,提高了系统的实时性,其性能优于一般的数字信号处理器(DSP),该系统可应用于水下航器的定位和轨迹测量等领域.本文介绍了数字匹配滤波器(DMF)的原理和结构,实现了基于FPGA的水声时延测量方法的数字匹配滤波器的设计.通过系统基于线性调频(LFM)脉冲匹配滤波检测的水下测距实验,验证了本设计基于FPGA的数字匹配滤波器具有较好的实时性和可靠性,对水声信号的实时处理特性能够即时获得声纳系统时延估计,同时匹配滤波算法可以提高时延估计的精度以及增加抑制噪声的能力.

摘要： 讨论码移键控(CSK)基本原理、基于数字匹配滤波器的快速捕获结构和用相关乘法器代替数字匹配滤波器的快速捕获结构,并对CSK系统的接收性能进行数学分析,得到了数据码错误率公式.

摘要： 本文提出了一种高效的直接序列扩频接收机的软件无线电方案,并在计算机上进行仿真验证了系统的优越性能。在设计中引入过采样数字匹配滤波器实现扩频码同步和信号的解扩,大大减小了通信系统的误码率。该接收系统采用模块化设计,结构简单,灵活性好,可扩展能力强。

摘要： 给出了在软件无线电的平台上实现扩频通信的具体思路,介绍了应用FPGA设计多进制正交扩频的基本过程,并对扩频通信的捕获和跟踪的环节做了较为详细的描述.

摘要： 给出了在软件无线电的平台上实现扩频通信的具体思路,介绍了应用FPGA设计多进制正交扩频的基本过程,并对扩频通信的捕获和跟踪的环节做了较为详细的描述.

摘要： 给出了在软件无线电的平台上实现扩频通信的具体思路,介绍了应用FPGA设计多进制正交扩频的基本过程,并对扩频通信的捕获和跟踪的环节做了较为详细的描述.

摘要： 给出了在软件无线电的平台上实现扩频通信的具体思路,介绍了应用FPGA设计多进制正交扩频的基本过程,并对扩频通信的捕获和跟踪的环节做了较为详细的描述.

摘要： 给出了在软件无线电的平台上实现扩频通信的具体思路,介绍了应用FPGA设计多进制正交扩频的基本过程,并对扩频通信的捕获和跟踪的环节做了较为详细的描述.

摘要： 一种递回式匹配滤波器及匹配滤波方法，其是以一储存电路将一输入序数的元素保持，一乘法电路将该储存电路所保持的元素与对应的接合系数相乘，一总和电路将该乘法电路的输出予以相加，一移位单元将该总和电路的输出进行移位处理，并使用一减法单元、一加法器及一附加储存电路，以由所保持的输入序数的第一个及最末一个元素并前一次的输入序数之和而求取目前的输入序数的之和，再以另一减法单元将该输入序数之和与该加总输出相减，以产生一滤波输出。

摘要： 对样本的增强型缺陷检测包含针对第一光学模式从样本的两个或多于两个位置获取来自所述样本的两个或多于两个检验图像。所述缺陷检测还基于针对所述第一光学模式来自所述两个或多于两个位置的所述两个或多于两个检验图像而针对选定缺陷类型产生经聚合缺陷分布，以及计算针对所述第一光学模式从所述两个或多于两个位置获取的所述两个或多于两个检验图像的一或多个噪声相关性特性。缺陷检测进一步包含基于所述所产生的经聚合缺陷分布及所述所计算的一或多个噪声相关性特性而产生用于所述第一光学模式的匹配滤波器。

摘要： 一种递回式匹配滤波器及匹配滤波方法,其是以一储存电路将一输入序数的元素保持,一乘法电路将该储存电路所保持的元素与对应的接合系数相乘,一总和电路将该乘法电路的输出予以相加,一移位单元将该总和电路的输出进行移位处理,并使用一减法单元、一加法器及一附加储存电路,以由所保持的输入序数的第一个及最末一个元素并前一次的输入序数之和而求取目前的输入序数的之和,再以另一减法单元将该输入序数之和与该加总输出相减,以产生一滤波输出。

摘要： 公开了一种在维特比检测器中使用具有匹配滤波器度量的一个加长均衡目标滤波器的装置。该均衡目标包括一个基础部分响应成分，即(1－D

摘要： 对样本的增强型缺陷检测包含针对第一光学模式从样本的两个或多于两个位置获取来自所述样本的两个或多于两个检验图像。所述缺陷检测还基于针对所述第一光学模式来自所述两个或多于两个位置的所述两个或多于两个检验图像而针对选定缺陷类型产生经聚合缺陷分布，以及计算针对所述第一光学模式从所述两个或多于两个位置获取的所述两个或多于两个检验图像的一或多个噪声相关性特性。缺陷检测进一步包含基于所述所产生的经聚合缺陷分布及所述所计算的一或多个噪声相关性特性而产生用于所述第一光学模式的匹配滤波器。

摘要： 本发明涉及一种匹配滤波器复用装置和方法、数字通信接收机。所述匹配滤波器复用装置包括：工作频率选取模块，用于对时钟频率进行分频，生成两个以上可选工作频率，根据信号的当前传输速率，从所述两个以上可选工作频率中选取当前工作频率；匹配滤波器，用于根据所述当前工作频率，对所述信号进行匹配滤波。本发明用以在一个匹配滤波器中实现对不同传输速率的信号的匹配滤波，节省硬件资源，减小芯片面积。

摘要： 本实用新型公开了一种多路信号数字接收机中的匹配滤波器复用装置。包括输入转换单元、滤波单元、量化单元和输出单元。通过高倍时钟生成一个标示信号并对并行输入的多路信号进行并串转换，再对匹配滤波算法进行流水线化设计，实现串行多路信号的同步匹配滤波，然后根据设计要求对滤波结果进行量化，最后根据标示信号对串行结果转并行输出来实现匹配滤波器同步复用的目的。本实用新型将多路信号和计算过程的时分复用思想与匹配滤波器流水线化设计相结合，相对于现有的适用多路信号的匹配滤波方法具有不需要额外增加大量逻辑模块资源和同步实现多路信号匹配滤波的特点，特别适用于多路信号数字接收机中对逻辑模块资源和信号处理实时性要求高的情况。

摘要： 本实用新型涉及一种匹配滤波器复用装置及数字通信接收机。所述匹配滤波器复用装置包括：工作频率选取模块，用于对时钟频率进行分频，生成两个以上可选工作频率，根据信号的当前传输速率，从所述两个以上可选工作频率中选取当前工作频率；匹配滤波器，用于根据所述当前工作频率，对所述信号进行匹配滤波。本实用新型用以在一个匹配滤波器中实现对不同传输速率的信号的匹配滤波，节省硬件资源，减小芯片面积。

摘要： 本发明提供了一种高速并行数字匹配滤波器的实现方法，通过8PSK调制后的数据进行4倍内插，产生滤波器输入数据，通过重叠缓冲方式产生滤波器输入数据，并对数据做64点DFT，通过MATLAB仿真计算出匹配滤波器系数，计算64点DFT，并对运算结果进行归一化处理，使滤波器的计算结果中间32点系数值置零，将输入数据与滤波器系数进行频域滤波计算，并对运算结果取共轭，并将输出结果取共轭并乘以1/64得到输出序列。本发明运算复杂度低、系统资源消耗少、算法开发周期短，易于滤波功能的升级、扩展、维护与移植，相对传统滤波器实现方法具有明显的简化与优化特征。

摘要： 本发明提供了一种高速并行数字匹配滤波器的实现方法，通过8PSK调制后的数据进行4倍内插，产生滤波器输入数据，通过重叠缓冲方式产生滤波器输入数据，并对数据做64点DFT，通过MATLAB仿真计算出匹配滤波器系数，计算64点DFT，并对运算结果进行归一化处理，使滤波器的计算结果中间32点系数值置零，将输入数据与滤波器系数进行频域滤波计算，并对运算结果取共轭，并将输出结果取共轭并乘以1/64得到输出序列。本发明运算复杂度低、系统资源消耗少、算法开发周期短，易于滤波功能的升级、扩展、维护与移植，相对传统滤波器实现方法具有明显的简化与优化特征。