捷变频

摘要： S波段超宽带抗干扰发射信道作为卫星通信系统机载终端的核心设备,其信道的抗干扰能力直接影响着整个系统的性能。通过跳频技术来提升通信系统的抗干扰能力的关键是提高跳频速度和拓展跳频带宽,因此该超宽带信道杂散、增益平坦度以及载波的低相噪、捷变频速度等性能指标的优劣就显得极为重要。本文基于传统通用芯片设计了采用二次变频的宽带收发信道,通过切换混频本振、分段开关滤波、多通道一体化集成设计,实现了超宽带信道低杂散、低相位噪声以及高速换频等关键技术指标,并在实际工程应用上得到了验证。

摘要： 随着电子对抗技术的迅速发展,雷达发射形式简单的信号容易被电子干扰机在短时间内截获、分析和识别,并快速产生干扰信号。为了提高雷达的低截获的抗干扰能力,提出了一种OFDM调制信号,该信号脉冲内部各子脉冲间采用频域稀疏编码,各子脉冲内部采用相位编码,同时各个发射脉冲内调制信号的频域稀疏编码可变,提高了信号的复杂度,将其作为捷变频雷达的发射信号。文中采用了一种基于多点欠定系统聚焦求解(MFOCUSS)算法的距离-多普勒联合稀疏信号处理方法,可以针对基于OFDM调制信号的雷达回波信号准确估计目标的距离与速度参数。仿真结果验证了稀疏信号处理技术适用于雷达回波信号中部分频点受干扰情形下对目标的检测。

摘要： 设计了一种基于直接模拟频率合成与DDS技术相结合的S波段捷变频频率合成器,该合成器具有低相位噪声、低杂散、高集成度的性能优点.介绍了该频率合成器的设计思路,并给出了相关实物测试结果.通过相关电路设计,可使其在S波段实现输出信号的频率、功率可调,能满足多方面应用需求.

摘要： 本文介绍了一种新型的X波段雷达接收机频率源设计方法.采用频率倒树状结构设计思想,并利用ADI公司生产的AD9510/AD9516芯片的低抖动时钟分配器多通道可编程特点,设计实现了雷达接收机频率源一本振的宽带多点跳频(频率从8060～8160 MHz,步进10 MHz,共11个点)及二本振、系统时钟、采样时钟等频率的直接合成,并给出了测试结果.实测结果显示:一本振频率8.13 GHz相位噪声为-119.21 dBc/Hz@1 kHz,杂散抑制为-71.99 dBc,且多点跳频正常.从测试结果来看,本文介绍的直接合成频率源具有良好的低杂散、低相噪性能.

摘要： 针对正弦信号源捷变状态切换后的建立时间、开机后波形建立时间以及过载恢复时间等的精确测量问题,提出了一种基于局域波形四参数拟合的测量分析方法,然后将拟合模型参数拓展到全局,进而获得拟合回归波形与过渡过程波形的回归残差波形.该波形的收敛过程反映了正弦波建立过程中的残差收敛变化过程.以它为目标对象,加上主观设定的建立时间的条件判据,可以获得正弦建立时间的起始和终止两个时刻点,最终获得完整的正弦信号建立时间.在两组不同条件下的状态切换实验结果,验证了该方法的有效性和可行性.该方法也可以推广应用到脉冲调频、脉冲调幅、脉冲调相、捷变频信号的建立时间测量评价中.

摘要： 提出了一种K波段超低杂散捷变频频合器设计方案.该频率合成方案采用混合频率合成模式,直接数字频率合成器(DDS)产生200～300 M Hz低杂散中频信号,经过2次上变频、分段滤波、放大后扩展为宽带、低杂散、捷变频频合器.对其进行了理论分析和ADS仿真模型验证.实测该频合器输出杂散小于-75 dBc,频率切换时间小于150 ns,输出功率大于15 dBm,带宽4 GHz,步进1 MHz,20 GHz载波处相噪约-104 dBc/Hz@1kHz.该频合器不仅可广泛应用于雷达、对抗、通信等领域,也为其他类似需求频合器提供了参考.

摘要： 提出了一种信号发生器自动电平控制环路设计方法.利用FPGA 数字自动电平控制算法?功率校准算法及频响校准算法, 实现信号功率稳定准确输出?测试结果表明, 在10MHz ~ 40GHz 频段内功率准确度指标达到± 0 . 6dB .

摘要： 在最近ADI公司的Radio Verse射频技术与设计生态系统新产品——业界最高带宽RF收发器ADRV9008/9的技术发布会上,国外媒体记者开玩笑的一句''ADRV9009那么厉害,能救人命不?''让认真沉浸在变革性的技术分享的交流会人群爆发一阵笑声。国内网友们常说,你这么牛怎么就不上天呢.

摘要： In communication,radar and electronic countermeasure systems,the frequency step and switch time of frequency synthesizer greatly affect the performance of the system.According to theoretical analysis and comparison on DDS and PLL,combining of their advantages,a detailed scheme of Ka-band frequency synthesizer with small frequency step and frequency agility is proposed using the AD Company's latest DDS-AD9914.The phase noise,spur rejection and frequency switch time of frequency synthesizer are analyzed in theory.The experimental results show that the frequency step of the proposed frequency synthesizer is down to 300 Hz,and its frequency switch time is less than 10 μs within the output frequency range of 24 GHz to 32 GHz.%在通信、雷达和电子对抗系统中,频率综合器的频率步进、换频时间对系统的指标有重要影响.基于对DDS和锁相合成方式的理论分析和比较,结合DDS与锁相合成方式的优点,通过使用AD公司的最新DDS产品AD9914和优化设计,提出一种Ka频段宽带小步进捷变频频率合成器的实现方案,对合成器的相位噪声、杂散抑制和换频时间指标进行了理论分析.结果表明,该频率综合器在24~32 GHz输出频率下,最小频率步进可以达到300 Hz,换频时间优于10 μs.

摘要： 快捷变频率源在军事上用途广泛，其指标变频时间在瞬息万变的战场上起着关键作用。本文提出了一种较新的捷变频方案，并设计出了S波段捷变频频率源，其输出信号范围为2.349～2.954GHz。该频率源将直接数字式频率合成器(DDS)产生的信号直接上变频，利用选频组件抑制杂散并选择输出信号。该方案中的DDS采用Analog Device公司高端的AD9912，其具有频率分辨率高，输出信号杂散低，控制接口简单的特点。控制部分采用FPGA芯片EP2C5Q208C8。测试结果表明，系统变频时问小于1.5μs，输出信号杂散抑制最好为69.8dBc，最差为40dBc左右。

摘要： 本文主要介绍了一种应用数字锁相环技术实现模拟锁相环准确频率预置的频率捕获方案,并在此基础上给出了一种新颖的频率合成器捷变频方案.

摘要： 本文对空空导弹雷达引信的ECCM技术进行了概述,介绍了几种实用性ECCM措施;对一种捷变频PD雷达引信的工作原理、调制波形和信号进行了描述,详细分析了其ECCM性能.

摘要： 提出了一种基于DDS技术和高速测频电路、采用频率查表法对非相参雷达的跳频系统进行改造的方案,使雷达工作频率可以在发射机带宽范围内实现连续快速改变.

摘要： 详细分析了基于PLL的快速跳频本振源的设计方法；在普通锁相环路中增加辅助捕获电路,或者采用特殊结构的器件,可以有效提高跳频速度。

摘要： 详细分析了基于PLL的快速跳频本振源的设计方法；在普通锁相环路中增加辅助捕获电路,或者采用特殊结构的器件,可以有效提高跳频速度。

摘要： 详细分析了基于PLL的快速跳频本振源的设计方法；在普通锁相环路中增加辅助捕获电路,或者采用特殊结构的器件,可以有效提高跳频速度。

摘要： 详细分析了基于PLL的快速跳频本振源的设计方法；在普通锁相环路中增加辅助捕获电路,或者采用特殊结构的器件,可以有效提高跳频速度。

摘要： 本发明公开了一种实现捷变频米波雷达的数字下变频系统，该系统包括DDC控制模块、NCO模块、A/D采样模块、混频模块以及滤波模块，其中，DDC控制模块，输出雷达系统的工作频点给所述NCO模块，并控制整个DDC模块的时序，A/D采样模块对雷达回波信号进行量化，然后与NCO模块输出的本振信号进行混频，得到零中频IQ两路信号，最后经滤波模块滤波输出符合要求的零中频IQ两路信号。现有技术相比，本发明根据捷变频米波雷达的工作频点有限、不连续的特点，采用了与原NCO模块的不同的实现方式，减少了FPGA的资源消耗，同时也能得到较高频率分辨率的本振信号，较好的实现了捷变频米波雷达的数字下变频功能，频率捷变，需要高质量本振信号的需求。

摘要： 本发明公开了一种实现捷变频米波雷达的数字下变频系统，该系统包括DDC控制模块、NCO模块、A/D采样模块、混频模块以及滤波模块，其中，DDC控制模块，输出雷达系统的工作频点给所述NCO模块，并控制整个DDC模块的时序，A/D采样模块对雷达回波信号进行量化，然后与NCO模块输出的本振信号进行混频，得到零中频IQ两路信号，最后经滤波模块滤波输出符合要求的零中频IQ两路信号。现有技术相比，本发明根据捷变频米波雷达的工作频点有限、不连续的特点，采用了与原NCO模块的不同的实现方式，减少了FPGA的资源消耗，同时也能得到较高频率分辨率的本振信号，较好的实现了捷变频米波雷达的数字下变频功能，频率捷变，需要高质量本振信号的需求。

摘要： 本发明公开了一种毫米波捷变频频率源，包括锁相源模块、五分频模块、一次变频滤波模块、四倍频模块、二次变频滤波模块、时钟模块和控制模块。锁相源模块输出三路信号，第一路输出连接一次变频模块，第二路输出连接五分频模块，第三路输出连接四倍频模块，五分频模块输出连接一次变频模块，时钟模块输出连接四倍频模块，四倍频模块和一次变频模块输出连接二次变频模块经二次变频输出毫米波信号。本发明克服了传统毫米波捷变频频率源排版设计复杂，调试难度大，体积大，不适应弹载电子干扰设备小型化和集成化需求的缺点。

摘要： 本发明公开了一种捷变频雷达数据流控制设计方法，该方法包括将和通道脉压结果的每列脉压结果进行速度补偿处理，以得到速度补偿结果，根据索引值找到对应的速度信息；采用OMP算法对所述最佳补偿结果向量做稀疏重构处理，得到第一稀疏重构结果；根据第一稀疏重构结果对目标进行检测，得到粗分辨距离单元索引值和目标的高精度距离信息；对根据索引值分别找到的N列的俯仰差通道和方位差通道脉压结果并做速度补偿处理和稀疏重构处理，得到第二稀疏重构结果和第三稀疏重构结果；根据第二稀疏重构结果和第三稀疏重构结果计算得到目标角度信息。本发明使捷变频雷达信号处理的时间大大的缩短，节约了硬件资源，提高了雷达信号处理系统的可靠性。

摘要： 本发明提供的一种基于ZYNQ的多通道捷变频信号处理微系统集成方法，采用全国产化芯片和先进封装技术，将传统板级多通道捷变频信号处理系统的分立器件，采用裸芯片方式，按照其不同的尺寸和功能放置在多层高密度有机基板上，并穿过多层高密度有机基板引出每个裸芯片的管脚，最后采用焊球阵列BGA封装形式进行单片集成封装，实现了多通道捷变频信号处理系统的微系统芯片集成，另外本发明设计的多通道捷变频信号处理微系统芯片集成了输出时钟频率可捷变的专用DAC锁相环时钟裸芯片和ADC锁相环时钟裸芯片，可完成多路射频频率捷变的信号产生和多路射频频率捷变的信号采集，实现多通道捷变频信号处理微系统的高性能、高集成度、小型化和低成本。

摘要： 本发明提出了一种频率分组编码的捷变频抗干扰信号相参积累方法，在提高了波形自由度的同时，解决了现有技术中存在的捷变频信号无法相参积累或积累后出现伪峰的问题。实现步骤为：首先对脉冲信号进行频率分组编码；然后对每个频率编码后的脉冲的回波信号进行预处理，并对每个预处理后的回波信号进行速度遍历处理；再对每个速度遍历后的信号进行相参投影处理；最后将所有相参投影后的信号累加，实现捷变频抗干扰信号相参积累。本发明增大了捷变频抗干扰波形的捷变自由度，实现了捷变频抗干扰波形的相参积累，有效地提高了捷变频体制雷达的抗干扰性能和目标检测性能。

摘要： 本发明公开了一种基于光频梳和捷变频的快速布里渊光学时域分析仪，属于分布式光纤传感领域。所述分析仪中激光器的输出光作为载波，经耦合器分为两路光。探测光路中，将多个第一梳齿频率不同的数字电频梳信号预编写进捷变频梳模块，驱动第一调制器对载波进行调制，生成探测光频梳进入待测光纤的一端。泵浦光路中，泵浦脉冲模块驱动第二调制器产生泵浦光脉冲，经光功率放大后进入待测光纤的另一端。携带受激布里渊散射信号的探测光频梳经光学滤波器滤出下边带，通过数据采集模块提取受激布里渊散射信号，获得待测光纤链路的温度或应变信息。本发明提高了系统动态测量能力和空间分辨率，克服了空间分辨率和频率分辨率之间相互制约问题。

摘要： 本发明公开了一种基于ZYNQ的捷变频多功能通用基带处理装置，包括捷变频电路、时钟分配电路、ADC采集电路、电平变换电路、ZYNQ信号处理电路、存储电路、调测接口、背板通信、电源管理、面板连接器；该装置可通过CPCI总线接口按照CPCI规范与上位机通信。采用一片ZYNQ芯片控制实现双路70MHz～6GHz宽频段捷变频信号的产生、接收及调制解调，同时具备单路模拟信号ADC高速采集功能及单路TTL信号输出功能，该装置同时支持多种串口通信功能，具备一定的通用化、集成化及模块化优势。该装置主要应用于测控通信领域，可另外配合射频模块实现P/L/S/C/X等多种波段测控单机的地面测试功能，该装置可通过CPCI接口与上位机进行通信，完成模块的高效数据传输和控制。

摘要： 本实用新型涉及一种基于电压预置具有捷变功能的PLL捷变频率源，包括由R预分频器、锁相环、低通滤波器、加法器以及压控振荡器依次串联组成的细调电路，压控振荡器与锁相环之间串联有一个N反馈分频器，R预分频器输入端用于连接参考输入信号，压控振荡器用于输出稳定频率。由DAC模块、运算放大器、滤波电路依次串联组成的粗调电路，滤波电路输出端连接至加法器输入端。与压控振荡器输入端连接的电压‑频率转换电路；在另一方面，FPGA模块分别与DAC模块、电压‑频率转换电路以及R预分频器、锁相环、低通滤波器、N反馈分频器连接，本实用新型通过引入电压预置方法，较好的实现了PLL的捷变功能，满足工程应用需求。

摘要： 本申请提供一种应用于功率放大器的超宽带捷变频率源，包括：控制电路、DDS电路和供电电路；DDS电路包括：内置振荡源、第一射频变压器、频率合成器、第二射频变压器、滤波电路和射频放大电路；内置振荡源的输出端与第一射频变压器的第一端连接，第一射频变压器的第二端和第一射频变压器的第三端分别与频率合成器的第一输入端和频率合成器的第二输入端连接，频率合成器的第一输出端和频率合成器的第二输出端分别与第二射频变压器的第一端和第二射频变压器的第二端连接，滤波电路的输出端与射频放大电路的输入端连接，射频放大电路的输出端为捷变频率信号输出端；控制电路包括若干个FPGA控制芯片；控制电路和DDS电路分别与供电电路连接。