Cadence设计系统公司

摘要： Cadence设计系统公司宣布推出Cadence Voltus TM-Fi定制型电源完整性解决方案，具备晶体管级的电迁移和电流电阻压降分析技术（EMIR），获得晶圆厂在电源签收中SPICE级精度的认证，从而创建了设计收敛的最快路径。新的解决方案采用CadenceSpect APS（AcceleBtedPaBIlelSimulator）进行签收级别的SPICE仿真，提供业界一流的晶体管级精度，以满足在先进制程上复杂的生产工艺要求，它补充了Cadence Voltus IC电源完整性解决方案中全芯片、模块级电源签收工具，完善了公司电源签收的技术方案。

摘要： 日前，Cadence设计系统公司发布其新一代快速原型开发平台Cadence Protium，对其系统开发套件进行扩展，增强了软件开发效率，以及在Cadence Palladium XP II验证计算平台中对IEEE1801低功耗标准的支持。这些对Cadence系统开发套件的扩展可使移动、消费、网络和存储领域的系统和半导体公司有效应对设计中面临的重大挑战，如早期的软件调试时间和功耗的降低。

摘要： 全球电子设计创新领先企业Cadence设计系统公司近日宣布,同ARM国际科技控股有限公司签订第一份《EDA技术准入协议》,包含基于ARM v8-A 64位架构的ARM Cortex-A50处理器系列。该协议还许可了对ARMv7 32位处理器技术、ARM Mali GPUs（图形处理单元）、系统IP和ARM Artisan工艺库的使用。此项合作将进一步促进ARM和Cadence在移动通信、消费者、网络、存储、汽车和其他终端市场产品领域提供世界一流的节能和高性能应用技术。

摘要： 2014年8月6日，全球电子设计创新领先公司Cadence设计系统公司（NASDAQ：CDNS）宣布推出Cadence（R）Vol-tusTM-Fi定制型电源完整性解决方案（Cadence（R）Vol-tusTM-Fi Custom Power Integrity Solution），

摘要： Cadence设计系统公司推出VoltusIC电源完整性解决方案，提供卓越性能的电源分析以满足下一代芯片设计的需要。VoltusIC电源完整性解决方案利用独特的新技术并结合CadenceIC、Package、PCB和系统工具使设计团队在整个产品开发周期更好地管理芯片设计的电源问题。

摘要： Cadence设计系统公司日前宣布，展讯通信有限公司（Spreadtrum Inc．）选择Cadence Palladium XPII验证计算平台用于系统芯片（SoC）验证和系统级验证。

摘要： Cadence设计系统公司日前发布安卓（AndroidTM）专用的Cadence Tensilica HiFi音频通道。作为业界首款用于授权数字信号处理器（DSP）的安卓兼容技术，Tensilica安卓专用HiFi音频通道充分利用最新KitKat版本的改良之处，从而延长智能手机和移动设备的电池使用寿命。该技术最多可缩减14倍的音频处理功率，使智能手机播放时间延长两倍。

摘要： Cadence设计系统公司近日宣布，已经达成了一项最终协议，收购以SystemC为基础的高阶综合（HLS）与算法IP供应商Forte Design Systems。

摘要： 全球电子设计创新领先企业Cadence设计系统公司今天宣布可提供业界首款支持全新HDMI2．0规范的验证IP（VIP）。这款VIP使设计师们可以快速彻底地验证其片上系统（SoC）是否符合HDMI 2．0规范，从而加速批量生产的准备时间。这款用于HDMI2．0的CadenceVIP支持各种主流逻辑模拟器、验证语言及包括UVM（UniversalVerificationMethodology）内的方法学。

摘要： 近日，全球电子设计创新行业领先企业Cadence设计系统公司（NASDAQ股票代码：CDNS）宣布，其Tensilica@Hi—FiAudio／VoiceDSP成为DolbyDSlforDolbyDigitalPlus”音频流提供认证解码器的首款知识产权（IP）内核。这款解码器基于手机、平板电脑等移动设备以及任何带有小扬声器的娱乐资讯系统（如超薄平板电视等）设备上面的音频应用。DolbyDSlforDigitalPlus经过优化，实现无失真的音频／语音增强，并能对模糊的对话、极端音量变化以及大多数移动设备上的小扬声器和低功耗放大器所固有的问题进行补偿，从而为移动设备用户提供如家庭影院般的音质。其特点有：TensilicaHiFiAudio／VoiceDSP为小扬声器系统（包含从移动设备到平板电视的各种产品）带来更清晰的语音和更丰富的声音；DolbyDSlMobile改善了移动设备和小扬声器系统的音质。

摘要： 本发明提供了基于Cadence设计软件设计不规则平行线的方法，包括：S1：选取布线区；S2：绘制不规则走线区域；S3：获取不规则走线区域的起点、终点及边框节点坐标；S4：坐标添加到数列point中；S5：遍历数列point中的节点坐标，对point中的节点坐标进行排序使边框转化为依次首尾相接的若干线段；S6：确定边框中最长的两条不规则平行线；S7：选取对应的节点并连接；S8：依据设计走线的条数，将连接的线段等分并获取等分点的坐标；S9：删除全部连线；S10：重连S6中的两条不规则平行线；S11：按照起点到终点的方向依次连接等分点，形成若干条与步骤S11中不规则平行线相平行的走线。该方案解决了现有技术中不规则平行线设计过程繁琐的问题，提高了设计效率。

摘要： 本发明提供一种基于Cadence Skill的压接件背钻过孔文件的生成方法与系统，所述方法包括：S1、运行Cadence Skill采集压接件相关信息；S2、输入压接件位号以及压接件鱼眼的长度信息；S3、自动选取符合设置条件的压接件差分对过孔进行添加背钻；S4、生成压接件背钻文件。解决了PCB工厂进行背钻时需要来回确认大量的背钻信息，工作量较大，设计效率较低的问题，实现提高设计效率，避免PCB板厂进行背钻时容易漏钻以及多钻的问题，提高工程师设计的准确性，大大缩短信息确认的时效性，有效提高PCB板厂打板时的质量。

摘要： 本发明涉及一种转移Cadence系统中电路及版图设计信息的方法，在Cadence系统运行过程中，通过SKILL语言编程打开需转移的电路或版图设计的设计库显示在界面上，并从内存中逐个读取设计库中所有元器件的数据参数信息，以文本格式输出到文本文件。本发明基于界面显示的信息，不涉及软件的内部数据存储系统，输出的文本文件可被其他设计系统识别并读取恢复成电路或版图，从而实现了被其它设计系统复用，便于不同设计系统间设计信息的读取和传递。并且可从Linux计算机系统转移到任何其它操作系统下将信息重新恢复成电路或版图，可实现数据的跨操作系统、跨设计软件的转移。

摘要： 本发明涉及服务器板卡技术领域，提供一种基于Cadence skill的差分线线宽线距设计方法及系统，方法包括：编写自动调整差分线线宽和线距的Skill程序；选择需要变更线宽和线距的高速信号线，然后运行Skill程序；在当前运行的Skill程序中输入要变更的线宽和线距的数值，通过程序的内置公式运算后，板卡自动更改为变更后的线宽和线距。本发明通过通过编写自动调整线宽线距的程序，设计人员只需要选择信号线输入相应的数值，便可自动输出当前符合设计要求的线宽线距，解决了重新规划布线带来的耗时问题，提高了工作效率及设计质量。

摘要： 本发明提供了基于Cadence设计软件设计不规则平行线的方法，包括：S1：选取布线区；S2：绘制不规则走线区域；S3：获取不规则走线区域的起点、终点及边框节点坐标；S4：坐标添加到数列point中；S5：遍历数列point中的节点坐标，对point中的节点坐标进行排序使边框转化为依次首尾相接的若干线段；S6：确定边框中最长的两条不规则平行线；S7：选取对应的节点并连接；S8：依据设计走线的条数，将连接的线段等分并获取等分点的坐标；S9：删除全部连线；S10：重连S6中的两条不规则平行线；S11：按照起点到终点的方向依次连接等分点，形成若干条与步骤S11中不规则平行线相平行的走线。该方案解决了现有技术中不规则平行线设计过程繁琐的问题，提高了设计效率。

摘要： 本发明属于高线性激光器阵列芯片测试领域，高线性激光器阵列芯片的检测设备由于体积大、投资多，费工时，不能连续测量，自动化程度低，且硬件检测也需要大量代表性样品进行化学分析建模，对小批量的芯片测试不切实际；本发明利用Cadence软件，引入电源电压、差分输入电压、参考电流，温度补偿调制电阻，偏置电流，激光器调制电流，环路失效报警信号，自动功率控制接地模块，搭建了一套方便快捷，显示直观，功能较齐全的智能测试系统，完成高线性激光阵列芯片的各项性能测试，本发明不需要任何硬件设备，能够验证高线性激光器阵列芯片各项性能是否达标。

摘要： 本发明提出了一种基于Cadence Skill搜寻电源瓶颈的检查方法。该方法包括，定义电流量标准；确定待检查的电源和Source‑Recipient电源元件；确定Source‑Recipient电源元件的电流量；定义检查的范围；运行输出低于Source‑Recipient电源元件的电流量的位置，该方法还包括根据需要选择是否输出报告。其中低于Source‑Recipient电源元件的电流量的位置即为电源瓶颈的位置。基于本发明方法，还提出了一种基于Cadence Skill搜寻电源瓶颈的检查系统。本发明可以快速进行Layout Search，大大提高了工作效率和准确度，有利于提高设计质量。

摘要： 本发明公开了一种基于Cadence Skill自动检查修正钻孔的方法和系统，涉及服务器板卡技术领域。所述方法包括：编写自动检查修正钻孔公差的Skill程序；然后将Skill程序放入设计软件安装文件中运行，判断是否需要自动修正钻孔公差，若否则执行下一步，若是则通过程序自动修正钻孔公差，然后执行下一步；接下来自动侦测PCB板上是否有Press fit零件，若否则结束，若是则自动高亮并标注Press fit零件。本发明通过采用上述方法，解决了在PCB设计中，工程师需要花费大量的时间去人工检查钻孔表格的正确性及特殊钻孔的准确性问题，可快速检查钻孔表格的准确性并对特殊钻孔做出标注说明，在提高工程师工作效率和准确度的同时，还可以让工厂端快速准确的对特殊孔径做出处理，提高PCB的制板准确率。

摘要： 本发明提出了基于Cadence skill自动摆放工艺边tooling hole的方法和系统。该方法将PCB电路板放入平面直角坐标系中，记录PCB轮廓的四个顶点的坐标,并根据四个顶点的坐标，标示出PCB轮廓的边；判断边的走向；在平面直角坐标系X轴的方向，向PCB轮廓内部移动2mm,Y轴的方向，向PCB轮廓的外部移动4mm；由此确定出放置定位孔的位置。然后放置料号为MH_H157_48的零件。基于本发明提出的方法，还提出了系统。本发明通过在程序中实现了自动摆放工艺边tooling hole，能够快速完成工艺边tooling hole摆放，提高了绘制效率，同时减少人为错误。

摘要： 本发明提供一种基于Cadence Skill的压接件背钻过孔文件的生成方法与系统，所述方法包括：S1、运行Cadence Skill采集压接件相关信息；S2、输入压接件位号以及压接件鱼眼的长度信息；S3、自动选取符合设置条件的压接件差分对过孔进行添加背钻；S4、生成压接件背钻文件。解决了PCB工厂进行背钻时需要来回确认大量的背钻信息，工作量较大，设计效率较低的问题，实现提高设计效率，避免PCB板厂进行背钻时容易漏钻以及多钻的问题，提高工程师设计的准确性，大大缩短信息确认的时效性，有效提高PCB板厂打板时的质量。