并行总线

摘要： 采用可编程逻辑方法,设计一种可配置的通用数据通信转发装置、利用高速串行接口转接支持多种类型的并行总线接口航电设备,能够以较低的成本实现新老设备的兼容互联,对于系统的升级换代和国产化设计也具有较大的实用价值。

摘要： 为了监测和记录电传动车辆实际运行中的各种状态指标,针对实车试验时系统状态参数多、实时性要求高等特点,基于CANOE总线开发平台设计了一种CAN和FlexRay双总线并行传输的车辆状态监测记录终端,实现了对车辆实际运行中各项通讯信号与实时状态参数的采集、存储与显示,以及车辆故障信息告警.实际应用表明,该监测终端运行稳定可靠,为进一步调整车辆控制参数、改进控制算法提供了依据.

摘要： 由于传统技术缺少控制指令设置步骤,导致控制精准度较低,为了解决该问题,提出了基于拟合的存储双倍速率速率精确控制技术;根据速率计算公式,实行并行总线来获取双倍存储速率,采用分时加载方法对双倍存储速率数据进行拟合,方便控制指令的设置;分析MCU存储器控制性能,并对双倍存储速率控制设置指令,根据该控制指令分别对分时存储和空存储操作进行精确校正,实现MCU存储器双倍速率的有效控制;由实验结果表明,该技术控制精准度最高可达到98％,可以达到实际存储过程中对于双倍速率精准控制标准.

摘要： PCI总线,具体指电脑接口,连接于计算机外部的一种装置.现如今,几乎所有主板设备都存在这种接口,应用十分普遍.据了解,PCI在兼容性、系统性等方面呈现的功能较为显著.PCI总线,首次提出于九十年代,到目前为止,已经有PCI X、PCI EXPRESS等,获得了深入的发展.鉴于此,笔者主要围绕PCI总线技术的发展进程展开深入分析.

摘要： PCI总线属于计算机总线的一种,其具有强大的兼容性能,功能也比较全面、系统,能够兼容并支持多组外围设备,不容易受到处理器的限制,实现了数据通路的高性能,提高了它的吞吐量,降低了其延迟性能,为CPU及高速外围设备提供了良好的数据通路.自PCI总线在90年代初推出以来,历经PCI、PCI X、PCI EXPRESS总线技术,总线性能得到了突飞猛进的提高,本文从总线技术的发展,分别介绍各种PCI总线技术的特点的应用.%PCI bus is a kind of compatibility of the strongest and most versatile of the computer bus,he can simultaneously support multiple groups of peripheral devices,and are not subject to the processor with high performance,high throughput,low latency data path for CPU and high-speed peripheral equipment.Since the launch of the PCI bus in early 90s,after PCI,PCI X,PCI EXPRESS bus technology,bus performance has been improved by leaps and bounds,this article from the development of bus technology,introduces the various application characteristics of PCI bus technology.

摘要： 文章提出并论证了在光传输设备中利用SPI总线替代并行地址数据总线的设计,利用SPI总线实现设备板卡间通信,极大地简化了设备的背板及各单元板的硬件设计,是一种简易、可靠、稳定的传输方式.

摘要： 如今的嵌入式系统已经渗透到我们生活的每个角落,其中包含微处理器、微控制器、DSP、RAM、EPROM、FPGA、模数转换器、数模转换器和I/O电子单元。这些设备在传统上一直使用并行总线相互通信及与外部世界通信。然而今天,嵌入式系统设计中使用的越来越多的构件将用串行总线代替并行总线,

摘要： 针对全成形电脑横机高速准确的花型数据传输要求，设计一种采用分级控制的全成形电脑横机控制系统。该主系统采用STM32F407与Cyclone IV EP4CE30F23共同控制，子系统以FPGA架构建立，主子系统间通过FPGA建立并行总线。详细阐述高速通讯电路的设计思路，包括LVDS接口设计、FIFO缓存区设计、LVDS传输的PCB设计等。仿真结果表明，该控制系统可实现花型数据大量、高速、准确的传输，并满足高速编织要求，为研发全成形电脑横机控制系统奠定基础。%In terms of the pattern data transmission requirements of high-speed and accuracy on fully-fashioned computerized flat knitting machine, the paper designed a new kind of control system by using the hierarchical con-trol. Based on the control system of the fully-fashioned computerized flat knitting machine , the main system is de-signed to be composed of STM32F407 and Cyclone IV EP4CE30F23, the subsystems are established on FPGA, and the main system and the subsystems set up the parallel buses through the FPGA. It introduced in detail the design idea of high-speed communication circuit in detail, including the design of LVDS interface, the design of FIFO buffer cache, the PCB design of LVDS transmission and so on. The simulation results show that the control system can fulfill the high-speed precise transmission of massive pattern data, which can meet the requirements of the high-speed knitting and lay foundation for the fully-fashioned computerized flat knitting machine.

摘要： 当CPU内部资源不够时往往需要外接芯片来扩展，介绍了几种常用的扩展方法，分析了采用并行总线方法扩展系统资源的缺点，研究串行总线扩展方法具有较高可靠性的原理。重点分析了各种串行扩展方法的优缺点，提出了将简单CPU当作智能扩展芯片的概念。最后给出几种智能扩展的应用示例。%MUC needs connection chip to expand when the CPU internal resources is not enough.This paper introduces several commonly used expansion method and analyzes the shortcomings of paral el method of bus expansion system.The serial bus expansion method with the principle of high reliability.The advantages and disadvantages of various serial expan-sion methods are analyzed as an emphasized portion.The concept of simple CPU is proposed as an intel igent extension of the chip.Final y,the application examples of several intel igent extensions are given in this paper.

摘要： 串行通信总线已经被广泛地应用于星载和机载数字系统之间的互联,和传统的并行总线技术相比,串行通信具有连接线数量少、传输距离远、成本低、高可靠的优势。本文以商用以太网802.3高速串行通信协议以及Aurora串行通信协议为基础,结合航空航天任务的特点,针对特定的单向数据码流的传输,提出了一套可靠稳定的高速串行数据传输协议,并在具体的工程项目中得到了实现和验证。

摘要： 对于一个超过300个输入输出信号的测试系统,光耦在体积、速度、功耗等方面就暴露出它同有的局限性。本文针对航天领域星载电子设备的特点,提出了一种新型的测试设备体系结构,利用iCoupler数字隔离技术实现了CPU的IO扩展并行总线的隔离,有效地降低星载电子产品测试设备的体积、功耗,提高了性能和安全性。

摘要： 处理能力和数据传输带宽一直是嵌入式系统应用的瓶颈问题.目前处理器性能迅速提高,导致传统的并行共享总线不能充分地提供数据来利用这些强大的计算速度.由于串行开关总线具有高性能、高带宽、高可靠性、可扩展性强等优点,因此逐步吸引人们的注意,并且具有取代传统并行总线的趋势.对串行开关结构的研究背景、几种主要的串行开关结构协议进行了介绍,描述了基于串行开关结构的雷达信号处理机系统结构,可以为新一代嵌入式系统设计提供技术参考.

摘要： 高速串行数据传输技术和交换技术的发展,使得发展一种新的先进的模块互连体系结构成为可能.本文分析和指出了基于并行总线的模块互连方案的缺点后,提出了一种新的模块互连体系的结构.这种体系结构具有可靠性好、可伸缩性强、时延小、带度可随着模块的数量增加而增加等优点.基于并行总线的模块互连体系和基于高速串行总线、交换技术的模块互连体系相结合,并最终过渡到基于高速串行总线、交换技术的模块互连体系,是模块互连体系的发展方向.

摘要： 数字信号处理解决方案(DSPS,DigitalSignalProcessorSolutions)是数字化时代解决电子仪器开放式体系结构(OSA)设计的必要技术环节.整合VXI/PXI/LXI技术,基于测量、控制、通信、计算机(MC3)一体化原则,论文探讨了ATS(AutomaticTestingSystem)开放式总线设计.详细介绍了基于共享总线、Link口、SPORT、HPI、IDMA、数据池交换和网络交换机七种常见多DSP总线接口及常用标准串行扩展总线接口,对多功能、模块化、开放性、高性价比ATS和虚拟仪器(VI)的研制具有现实的指导意义,在测控仪器、军用ATE等领域具有广泛的适用性和可移植性.

摘要： 数字信号处理解决方案(DSPS,DigitalSignalProcessorSolutions)是数字化时代解决电子仪器开放式体系结构(OSA)设计的必要技术环节.整合VXI/PXI/LXI技术,基于测量、控制、通信、计算机(MC3)一体化原则,论文探讨了ATS(AutomaticTestingSystem)开放式总线设计.详细介绍了基于共享总线、Link口、SPORT、HPI、IDMA、数据池交换和网络交换机七种常见多DSP总线接口及常用标准串行扩展总线接口,对多功能、模块化、开放性、高性价比ATS和虚拟仪器(VI)的研制具有现实的指导意义,在测控仪器、军用ATE等领域具有广泛的适用性和可移植性.

摘要： 数字信号处理解决方案(DSPS,DigitalSignalProcessorSolutions)是数字化时代解决电子仪器开放式体系结构(OSA)设计的必要技术环节.整合VXI/PXI/LXI技术,基于测量、控制、通信、计算机(MC3)一体化原则,论文探讨了ATS(AutomaticTestingSystem)开放式总线设计.详细介绍了基于共享总线、Link口、SPORT、HPI、IDMA、数据池交换和网络交换机七种常见多DSP总线接口及常用标准串行扩展总线接口,对多功能、模块化、开放性、高性价比ATS和虚拟仪器(VI)的研制具有现实的指导意义,在测控仪器、军用ATE等领域具有广泛的适用性和可移植性.

摘要： 数字信号处理解决方案(DSPS,DigitalSignalProcessorSolutions)是数字化时代解决电子仪器开放式体系结构(OSA)设计的必要技术环节.整合VXI/PXI/LXI技术,基于测量、控制、通信、计算机(MC3)一体化原则,论文探讨了ATS(AutomaticTestingSystem)开放式总线设计.详细介绍了基于共享总线、Link口、SPORT、HPI、IDMA、数据池交换和网络交换机七种常见多DSP总线接口及常用标准串行扩展总线接口,对多功能、模块化、开放性、高性价比ATS和虚拟仪器(VI)的研制具有现实的指导意义,在测控仪器、军用ATE等领域具有广泛的适用性和可移植性.

摘要： 数字信号处理解决方案(DSPS,DigitalSignalProcessorSolutions)是数字化时代解决电子仪器开放式体系结构(OSA)设计的必要技术环节.整合VXI/PXI/LXI技术,基于测量、控制、通信、计算机(MC3)一体化原则,论文探讨了ATS(AutomaticTestingSystem)开放式总线设计.详细介绍了基于共享总线、Link口、SPORT、HPI、IDMA、数据池交换和网络交换机七种常见多DSP总线接口及常用标准串行扩展总线接口,对多功能、模块化、开放性、高性价比ATS和虚拟仪器(VI)的研制具有现实的指导意义,在测控仪器、军用ATE等领域具有广泛的适用性和可移植性.

摘要： 本文介绍了几种PC环境下的自动测量和仪器总线,阐述了各种总线的主要性能、特点以及给电子测量仪器和自动测试系统带来的影响,并指出了各个领域的最新进展.

摘要： 本发明公开了一种多路同步串行数据总线转换为并行数据总线的装置及方法，所述方法包括：通道位数计数器、通道位数计数保持计数器和数据寄存器；其中，所述通道位数计数保持计数器接收经反相的位同步时钟信号，对其高电平进行计数，并生成通道位数计数保持使能信号，传输至通道位数计数器；通道位数计数器接收经反相的位同步时钟信号，以及通道位数计数器，当二者均有效时，对经反相的位同步时钟信号的高电平进行计数，并将ADC数据码流传输至移位寄存器；完成一帧ADC数据码流计数时，将移位寄存器中的ADC数据存储至数据寄存器。本发明的转换过程中，数据位由菊花链数据接口总线中的位同步时钟标定，不会出现丢码、误码、错码。

摘要： 提供一种用于连接到总线线路上的用户站和一种用于补偿接收信号中的由于CAN总线系统引起的干扰的方法。借助总线线路将CAN总线系统的信号在与另外的总线系统的信号共存的情况下传输。用户站包括用于接收总信号和用于补偿接收的总信号中的干扰的接收单元，所述干扰由于CAN总线系统的连接到总线线路上的用户站的变换的输出阻抗而形成。

摘要： 用于全自动贴片机ISA总线及扩展二级总线并行通信的方法及实现该方法的系统，涉及全自动贴片机ISA总线扩展及扩展二级总线并行通信领域。解决了现有工业控制器PC104的IO地址访问空间有限，导致无法实现对贴片头系统所有设备的实时控制的问题。通过译码器对ISA总线的地址总线和控制总线进行译码，将ISA总线的数据总线中的低八位作为二级总线地址信号实现对ISA总线的扩展，通过在选择二级数据总线信号线上写数据从而选择相应的外围设备进行连接，通过PC104嵌入式系统对外围设备发送的数据进行读取，实现对外围设备的控制。本发明适用于全自动贴片机ISA总线及扩展二级总线并行通信。

摘要： 本发明公开了一种多路同步串行数据总线转换为并行数据总线的装置及方法，所述方法包括：通道位数计数器、通道位数计数保持计数器和数据寄存器；其中，所述通道位数计数保持计数器接收经反相的位同步时钟信号，对其高电平进行计数，并生成通道位数计数保持使能信号，传输至通道位数计数器；通道位数计数器接收经反相的位同步时钟信号，以及通道位数计数器，当二者均有效时，对经反相的位同步时钟信号的高电平进行计数，并将ADC数据码流传输至移位寄存器；完成一帧ADC数据码流计数时，将移位寄存器中的ADC数据存储至数据寄存器。本发明的转换过程中，数据位由菊花链数据接口总线中的位同步时钟标定，不会出现丢码、误码、错码。

摘要： 描述了一种用于在并行总线上传输N个并行数据流的方法。该方法包括在第一通信设备处：生成包括以周期而周期性地分布的对齐字的另一并行数据流；在每个周期，旋转该N个并行数据流和该另一并行数据流由此生成N+1个旋转并行数据流，每个都包括以帧周期而周期性地分布的对齐字的部分；在并行总线的相应物理连接上发射该N+1个旋转并行数据流。该方法还包括在第二通信设备处：通过使用对齐字来对齐N+1个旋转并行数据流，由此补偿偏斜并且获得N+1个对齐并行数据流；以及在每个周期，解旋转N+1个对齐并行数据流，由此生成与N个并行数据流相对应的N个解旋转并行数据流。

摘要： 描述了一种用于在并行总线上传输N个并行数据流的方法。该方法包括在第一通信设备处：生成包括以周期而周期性地分布的对齐字的另一并行数据流；在每个周期，旋转该N个并行数据流和该另一并行数据流由此生成N+1个旋转并行数据流，每个都包括以帧周期而周期性地分布的对齐字的部分；在并行总线的相应物理连接上发射该N+1个旋转并行数据流。该方法还包括在第二通信设备处：通过使用对齐字来对齐N+1个旋转并行数据流，由此补偿偏斜并且获得N+1个对齐并行数据流；以及在每个周期，解旋转N+1个对齐并行数据流，由此生成与N个并行数据流相对应的N个解旋转并行数据流。

摘要： 本发明公开了一种SPI总线与并行总线的桥接方法、设备、系统及介质，方法包括：主设备通过SPI总线连接从设备，从设备通过并行总线连接并行外设接口设备；主设备无并行总线接口，从设备有并行总线接口；主设备间接访问并行外设接口设备时，设置从设备的SPI控制器从设备属性，使其被访问的地址空间扩展到其并行总线的片选空间；从设备内部SPI将扩展空间的读写映射到其并行总线的接口上；并行总线访问并行外设接口设备完成后，以SPI响应的方式将结果发回给主设备。相较于现有技术而言，本发明解决了无并行总线接口的主控芯片无法访问带并行总线接口的芯片的问题，实现了SPI总线与并行总线的桥接。

摘要： 本申请涉及一种MDIO总线到并行总线转换方法及装置、设备、可读存储介质，方法包括：第一CPU作为MDIO的主设备，第二CPU为MDIO从设备。使能MDIO到并行总线的桥接功能。第一CPU通过MDIO协议访问第二CPU的MDIO扩展空间，第二CPU内部MDIO自动将扩展空间的读写映射到并行总线的接口，当并行总线访问完成后，又以MDIO响应的方式将结果发回给第一CPU。这样第一CPU就以MDIO方式间接访问了并行接口的DSP处理器芯片。第一CPU的MDIO驱动不要做任何修改，而第二CPU也不需要实现MDIO驱动的支持，只需芯片自带的桥接功能即可实现MDIO到并行总线转换；本发明实现简单，操作方便。

摘要： 本发明公开了一种I2C总线到并行总线的转换方法、终端及存储介质，所述方法包括：当无并行总线接口的第一CPU间接访问DSP芯片时，所述第一CPU向带并行总线接口的第二CPU的并行总线地址寄存器写入DSP的内部地址；所述第一CPU通过I2C读取所述第二CPU的并行总线数据寄存器；所述第二CPU从所述并行总线地址寄存器中检测到所述第一CPU需要访问所述DSP芯片的偏移地址时，从所述DSP芯片获取偏移地址的寄存器值，并存入到所述并行总线数据寄存器中；当所述第一CPU再次发起一次I2C读时序时，则直接获取所述DSP芯片的寄存器值。本发明实现了无并行总线接口的CPU通过带并行总线接口的CPU间接访问DSP芯片。

摘要： 本申请公开了一种并行总线与UART总线间协议转换的方法，所述方法包括：复杂可编程逻辑器件接收需要转换的信息，并将所述信息存储至构造模块的FIFO存储器中；其中，所述协议转换的过程在所述FIFO存储器中进行；对所述信息进行串并转换，并将串并转换后得到的所述信息发送至对应的总线；其中，所述总线包括并行总线和UART总线；该方法减少了协议转换过程中的芯片使用量，降低了系统功耗并提高系统稳定性，有利于减少一些信号线，方便layout走线；本申请还公开了一种并行总线与UART总线间协议转换的系统和复杂可编程逻辑器件，具有以上有益效果。