嵌入式闪存

摘要： 抗辐射嵌入式闪存工艺在航空航天领域应用广泛,其中高压NMOS器件对总剂量辐射效应最敏感,对该器件进行加固是提高芯片抗辐射能力的关键之一.本文采用浅槽隔离(STI)场区离子注入工艺对180 nm嵌入式闪存工艺中的高压NMOS器件进行加固,实验结果表明该加固器件存在两个主要问题:1)浅槽刻蚀后进行离子注入,后续热工艺较多,存在显著的杂质再分布效应,导致STI侧壁离子浓度降低,经过1×10^(5) rad(1 rad=10^(-2) Gy)(Si)辐照后,器件因漏电流增大而无法关断;2)加固离子注入降低了漏区PN结击穿电压,不能满足实际应用需求.为解决上述问题,本文提出了一种新型部分沟道离子注入加固方案.该方案调整加固离子注入工艺至热预算较多的栅氧工艺之后,减弱了离子再分布效应.另外,仅在STI边缘的沟道中部进行离子注入,不影响漏击穿电压.采用本方案对高压NMOS器件进行总剂量工艺加固,不改变器件的条形栅设计,对器件电学参数影响较小,与通用工艺兼容性好.测试结果表明,器件经过1.5×10^(5) rad(Si)总剂量辐照后,关态漏电流保持在10-12 A左右,这比传统的STI场区离子注入加固方案降低了5个数量级.

摘要： 基于SST闪存工艺,设计了一款温度系数可抵消并且电压波动可跟随的参考电流基准,作为闪存读出放大电路的基准电流。该电路在GF 55nm的嵌入式闪存工艺上完成多次流片,测试结果表明该电路可工作在1.5~3.6V电压范围,-50C~150°C温度范围,实现11ns的读出速度,以及10万次的读写。

摘要： 嵌入式闪存测试不同于传统的存储器测试,它是将内建自测试和传统存储器测试相互结合的专业测试.在传统嵌入式闪存测试方法JTAG接口的基础上,通过对测试接口和测试方法的不断创新和优化,从五个测试信号、四个测试信号、三个测试信号、二个测试信号,最终达到一个测试信号实现整个闪存所有功能可测试的终极测试方案.不断创新和优化的测试方法,实现了在低成本和测试硬件资源有限的测试机上持续提高嵌入式闪存测试的同测数,从而极大地提升了嵌入式闪存的测试效率、缩短测试的生产周期和降低闪存测试的成本.

摘要： 低功耗系统中嵌入式闪存模块需要在工作和待机时均保持很低的功耗,嵌入式闪存的读、写、擦过程均涉及不同程度的高压,而要保持高压的稳定性则需要常开的高压采样电路,考虑到电荷泵的转换效率,电路在待机和工作时的功耗就比较可观.探讨了一种低功耗的电压采样电路,与常规的电压采样电路相比较,其在工作中的功耗几乎为零,具有明显的优势.

摘要： 说到人工智能硬件,我们向来事无巨细。Wiki Chip密切关注的一家公司是Mythic。这家公司还没有完全公开他们的架构和产品,但一些细节已经开始慢慢浮出水面。在最近的人工智能硬件峰会上,该公司的创始人兼首席执行官Mike Henry绍了该芯片的最新情况。这家位于奥斯汀的初创公司由Mike Henry和Dave Fick于2012年创立,最近完成了7000万美元的B轮融资,总融资额刚刚超过8500万美元。

摘要： 贸泽电子(Mouser Electronics)即日起开售AnalogDevices的ADuCM4050微控制器。这款超低功耗器件采用集成式电源管理功能和SensorStrobe技术,消耗的系统功率极低,可帮助物联网(IoT)边缘节点应用延长电池寿命。贸泽供应的Analog Devices ADuCM4050微控制器搭载带浮点运算单元的Arm Cortex M4核心、128 KB嵌入式SRAM和512 KB嵌入式闪存。该器件结合一系列数字外设,包括三个SPI接口、两个UART、一个I2C接口和最多51个可编程通用输入/输出(GPIO)引脚。此款微控制器的模拟子系统提供时钟、复位和电源管理功能,以及12位逐次逼近型寄存器(SAR)模数转换器(ADC)。

摘要： 嵌入式闪存(Embedded Flash,EFlash)内部高压的准确性对其读取、编程和擦除的有效性至关重要.为了EFlash IP的高压误差尽可能小,电路预留了可调接口用于调整内部高压的数值.通过提出自动检测的算法和设计集自动化检测和校准一体的自测电路,达到快速校准高压的目的.实验以一个2 M存储容量的EFlash为对象,实现校准时间从3 s到30 ms的减少.

摘要： 近日,Microchip Technology Inc.通过其子公司Silicon Storage Technology (SST)宣布与SK hynixsystem ic建立战略合作伙伴关系,共同扩大Super-Flash■技术的应用范围。通过合作,SST 的嵌入式SuperFlash■技术将应用到SK hynix system ic 的110nm CMOS 平台中,从而为设计人员提供具有成本效益的低功耗嵌入式闪存解决方案。

摘要： 日前,円星科技宣布,将在台积电28nm嵌入式闪存工艺技术(TSMC28nm Embedded Flash Process)开发SRAMCompilerIP,这些IP解决方案将能协助设计人员提升在移动装置、电源管理、物联网、汽车电子等应用的SoC功耗表现。此系列IP预计于今年第3季度提供客户设计整合使用。

摘要： 意法半导体发布全新微控制器STM32H7。该新产品是业界性能最高的Arm CortexM通用MCU,集强劲的双核处理器和节能型功能以及强化的网络安保功能于一身。新产品采用Arm CortexM系列中性能最高的480 MHz CortexM7内核,并增加一颗240 MHz CortexM4内核。借助意法半导体的智能架构、高效的L1缓存和ART Accelerator自适应实时加速技术,当执行嵌入式闪存中的代码时,新MCU创下了1327 DMIPS和3224 CoreMark性能新记录。

摘要： 本申请涉及一种嵌入式闪存高速编程的实现方法及编程系统，该系统包括：上位机、调试接口和微控制器，微控制器包括静态存储器和闪存，静态存储器包括程序代码区、控制交换区和数据缓冲区。上位机获取静态存储器和闪存的参数，将闪存编程代码写入程序代码区；微控制器运行程序代码区中的闪存编程代码并将正常运行标志写入控制交换区；上位机读取正常运行标志，配置数据在闪存中的写入地址，将待写入数据传输至数据缓冲区，将操作命令写入控制交换区；微控制器读取操作命令和写入地址，将数据缓冲区中的待写入数据写入闪存后在控制交换区写入操作结果和编程结果应答；上位机获取编程结果应答，根据已写入闪存的数据的大小修改写入地址。微控制器在编程系统的运行过程中不中断。

摘要： 本发明提供一种嵌入式闪存的版图结构、嵌入式闪存及其形成方法，所述嵌入式闪存的版图结构包括：字线版图，所述字线版图具有多个字线图案；区块版图，所述区块版图具有多个区块图案，所述字线图案与所述区块图案具有重叠区域，所述重叠区域的形状呈Z字形；接触孔版图，所述接触孔版图具有多个接触孔图案，每两个所述接触孔图案与一个所述区块图案交叠，两个所述接触孔图案分别位于所述重叠区域的两侧。本发明通过所述重叠区域的形状呈Z字形增加了接触孔的工艺窗口，降低了接触孔与相邻字线的控制栅的连接异常的发生。

摘要： 本发明提供了一种用于嵌入式闪存器件的集成电路。半导体衬底包括存储区和邻近存储区的逻辑区。逻辑器件布置在逻辑区上方并且包括金属栅极，金属栅极通过具有超过3.9的介电常数的材料与半导体衬底分隔开。闪存单元器件布置在存储区上方。闪存单元器件包括存储单元栅极，存储单元栅极在相对侧上通过相应的介电区电绝缘。硅化物接触焊盘布置在存储单元栅极的顶面上方。存储单元栅极的顶面和硅化物接触焊盘的顶面相对于金属栅极的顶面和介电区的顶面凹进。本发明还提供了用于制造该集成电路的方法。本发明涉及用于集成闪存器件和高κ金属栅极逻辑器件的凹进的自对准硅化物结构。

摘要： 一种嵌入式闪存的检测电路和微调方法、嵌入式闪存，所述嵌入式闪存的检测电路适于检测嵌入式闪存在编程状态下的编程电压或在擦除状态下的擦除电压，包括：测试通道选择电路，与固定测试点耦接，测试通道选择电路输入有使能信号；电压比较电路，与测试通道选择电路耦接；其中，当使能信号为第一逻辑电平时，固定测试点经由测试通道选择电路对编程电压或擦除电压进行检测；当使能信号为不同于第一逻辑电平的第二逻辑电平时，固定测试点经由测试通道选择电路耦接至电压比较电路，电压比较电路将编程电压或擦除电压与固定测试点上的参考电压进行比较以产生检测结果；所述检测结果适于传输至微调电路。本发明可大大缩短编程电压或擦除电压的检测时间。

摘要： 本发明提出了一种嵌入式闪存结构及嵌入式闪存的制造方法，在多晶硅器件区域形成由浅槽隔离结构隔离开的多个有源区和多个虚拟有源区，通过定义多晶硅器件区域的浅沟槽隔离光罩，使图案化浅沟槽隔离光阻形成在虚拟有源区和一部分浅槽隔离结构的上方，暴露出有源区和另一部分浅槽隔离结构，在进行离子注入时，为了不影响闪存器件的性能，通常离子注入的角度均被固定，通过调节有源区、虚拟有源区、浅沟槽隔离结构及图案化浅沟槽隔离光阻的线宽和图案化浅沟槽隔离光阻之间的间距避免离子对有源区造成二次重复注入，在不影响闪存器件的前提下，保证了MPOL器件的性能，同时能够节省形成WLSP1时的光罩，降低生产成本。

摘要： 本申请涉及一种嵌入式闪存高速编程的实现方法及编程系统，该系统包括：上位机、调试接口和微控制器，微控制器包括静态存储器和闪存，静态存储器包括程序代码区、控制交换区和数据缓冲区。上位机获取静态存储器和闪存的参数，将闪存编程代码写入程序代码区；微控制器运行程序代码区中的闪存编程代码并将正常运行标志写入控制交换区；上位机读取正常运行标志，配置数据在闪存中的写入地址，将待写入数据传输至数据缓冲区，将操作命令写入控制交换区；微控制器读取操作命令和写入地址，将数据缓冲区中的待写入数据写入闪存后在控制交换区写入操作结果和编程结果应答；上位机获取编程结果应答，根据已写入闪存的数据的大小修改写入地址。微控制器在编程系统的运行过程中不中断。

摘要： 本申请公开了一种嵌入式闪存的测试方法、测试设备和嵌入式闪存芯片，包括：接收第一指令；根据第一指令将闪存单元阵列中存储的目标数据写入至缓存模块，将目标数据从闪存单元阵列中擦除；接收第二指令；根据第二指令将目标数据从缓存模块回写入闪存单元阵列。本申请通过在对嵌入式进行烘烤前，将闪存单元阵列中存储的目标数据写入至缓存模块，将目标数据从闪存单元阵列中擦除，在对嵌入式闪存芯片进行烘烤后，将目标数据从缓存模块回写入闪存单元阵列，由于目标数据的读取、写入都是在嵌入式闪存芯片内部执行，速度较快，因此解决了相关技术中采用将目标数据备份在测试设备中所导致的目标数据在芯片和设备间读取、写入速度较慢的问题。

摘要： 本发明提供一种嵌入式闪存的版图结构、嵌入式闪存及其形成方法，所述嵌入式闪存的版图结构包括：字线版图，所述字线版图具有多个字线图案；区块版图，所述区块版图具有多个区块图案，所述字线图案与所述区块图案具有重叠区域，所述重叠区域的形状呈Z字形；接触孔版图，所述接触孔版图具有多个接触孔图案，每两个所述接触孔图案与一个所述区块图案交叠，两个所述接触孔图案分别位于所述重叠区域的两侧。本发明通过所述重叠区域的形状呈Z字形增加了接触孔的工艺窗口，降低了接触孔与相邻字线的控制栅的连接异常的发生。

摘要： 本发明提出了一种嵌入式闪存结构及嵌入式闪存的制造方法，在多晶硅器件区域形成由浅槽隔离结构隔离开的多个有源区和多个虚拟有源区，通过定义多晶硅器件区域的浅沟槽隔离光罩，使图案化浅沟槽隔离光阻形成在虚拟有源区和一部分浅槽隔离结构的上方，暴露出有源区和另一部分浅槽隔离结构，在进行离子注入时，为了不影响闪存器件的性能，通常离子注入的角度均被固定，通过调节有源区、虚拟有源区、浅沟槽隔离结构及图案化浅沟槽隔离光阻的线宽和图案化浅沟槽隔离光阻之间的间距避免离子对有源区造成二次重复注入，在不影响闪存器件的前提下，保证了MPOL器件的性能，同时能够节省形成WLSP1时的光罩，降低生产成本。

摘要： 一种嵌入式闪存的检测电路和微调方法、嵌入式闪存，所述嵌入式闪存的检测电路适于检测嵌入式闪存在编程状态下的编程电压或在擦除状态下的擦除电压，包括：测试通道选择电路，与固定测试点耦接，测试通道选择电路输入有使能信号；电压比较电路，与测试通道选择电路耦接；其中，当使能信号为第一逻辑电平时，固定测试点经由测试通道选择电路对编程电压或擦除电压进行检测；当使能信号为不同于第一逻辑电平的第二逻辑电平时，固定测试点经由测试通道选择电路耦接至电压比较电路，电压比较电路将编程电压或擦除电压与固定测试点上的参考电压进行比较以产生检测结果；所述检测结果适于传输至微调电路。本发明可大大缩短编程电压或擦除电压的检测时间。