嵌入式存储器

摘要： 本文针对嵌入式存储器可测性设计技术,从专利文献的视角对该领域的全球专利申请趋势、重要申请人以及技术发展路线进行阐述,提出存储器的各个发展阶段的可测性技术专利。在行业起到实证支持作用。如付诸现实将产生较好的经济效益。

摘要： 存储器是保证计算机正常运行的重要组成部分,实现计算机的数据存储工作,传统的存储器控制器存在着运行效率低、不可重复编写的问题,为此,提出一种基于FPGA的嵌入式存储器控制器设计方案,探讨了存储器控制器的构造,设计了四种形态的状态机,可以实现相互之间的自由转换,以VHDL语言作为程序编码的语言,实现对存储器控制器的控制,最后以ISE Simu-lator Lite软件进行仿真模拟,证实了设计的存储器控制器能够实现数据的读与写操作,同时效率高、可擦写.

摘要： 赛普拉斯半导体公司宣布进一步扩充其物联网产品组合,为超低功耗的PSoC6MCU产品系列再添新成员。全新的PSoC6 MCU专为物联网设备而设计,能够满足其不断增长的边缘计算、连接和存储需求。全新的MCU采用1MB SRAM和2MB FLASH嵌入式存储器,支持计算密集型算法、连接栈和数据记录。此外,赛普拉斯还推出两款面向PSoC6系列的全新开发套件。开发人员能够利用业界功耗最低、最灵活、基于硬件安全的双核MCU,来延长电池续航时间,提供高效的运算和感知性能,并为用户的敏感数据提供保护。

摘要： 小小的芯片,看似简单,却充满了科技之道。只有真正懂得制造工艺与应用原理,了解每一颗芯片生产背后的艰辛,才能看懂制造商从小处用心的美好。晶圆制造与未来汽车在强大的半导体技术推动下,许多曾被认为属于科技幻想的汽车功能正不断被开发出来,例如先进的驾驶辅助系统（ADAS）正在为自动驾驶汽车铺平道路。可以这么说,汽车电子业务发展缓慢、后续乏力的情况已经一去不返了。

摘要： 日前，《中国电子报》主办的第十届“中国MCU优秀企业评选”结果发布，华虹半导体有限公司旗下全资子公司上海华虹宏力半导体制造有限公司（华虹宏力）凭借“95nm单绝缘栅非易失性嵌入式存储器工艺平台（95nm 5V SG eNVM）”蝉联“优秀MCU制造工艺平台”奖。

摘要： 主要研究一种新型嵌入式对存储器的控制方法,不同于以往采用专用控制器来进行控制,而是基于可编程逻辑器件(FPGA)的手段来实现对存储器的控制.可以解决传统方法低灵活性、不可擦写的瓶颈问题.采用VHDL语言实现控制逻辑,由FPGA向存储器发送读写信号,实现对存储器的读写操作.同时,在Xilinx开发环境进行综合,编写测试码进行仿真,通过仿真结果表明方法实现存储器正常工作所需要的读写时序,证明其正确性.%As the embedded memory is widely used in many field,anew method is introduced to control the embedded memory based on FPGA and VHDL.In contrast to the old method that using a special controller to control the embedded memory,Field-Programmable Gate Array(FPGA)is used owning to the flexibility and eras ability.Simultaneity,VHDL is used to program the logic and the Xilinx integrated development environment can be used to synthesized.Finally,the logic is emulated by ISE Simulator Lite,and its rationality is verified.Thus,the complexity and cost can be effectively reduced.

摘要： STM32家族又推超低功耗新成员STM32 L4＋系列。该产品系列拥有一流的功耗、先进的图形处理技术以及大容量、嵌入式存储器及生态系统,让开发者能以高成本效益开发创意,帮助用户应对物联网的挑战。两年前推出的STM32L4的主频是80MHz,STM32L4＋的主频达到了120MHz,提升了50%。在性能大幅提升的同时,STM32L4＋的功耗仍然处于超低的水平。

摘要： 随着集成电路进入深亚微米和纳米级工艺阶段,集成电路尤其是片上系统(SOC)的功耗问题已经成为制约新一代电子系统发展最主要的因素之一.片上系统中最为重要的除了处理器单元就是与之配套的嵌入式存储器,其功耗占到了整个片上系统功耗的百分之六十以上.因此,嵌入式存储器的低功耗设计对提高整个片上系统性能和降低系统功耗至关重要.针对几种常用的嵌入式存储器模块介绍了低功耗设计技术并进行了讨论,经过我所自行研制的SOC验证,低功耗效果明显.

摘要： Microsemi公司的汽车级Smart Fusion2片上系统(So C)现场可编程门阵列(FPGA)和IGLOO2 FPGA系列采用基于闪存的架构,提供了同类中最佳的安全性、行业领先的高可靠性和最低的静态功耗。凭借为军事和航空用户供应产品的丰富历史,Microsemi汽车级器件特别适于满足汽车行业的需求,实现了最低的所有权成本。这些新一代器件在单块芯片上整合了基于行业标准4输入查找表(LUT)的FPGA架构、集成式运算模块、多个嵌入式存储器模块和高性能SERDES通信接口,支持扩展温度。汽车级Smart Fusion2和IGLOO2器件提供了高达90K的逻辑单元、高达5MB的嵌入式RAM、4条

摘要： 随着嵌入式存储器广泛应用于集成电路设计中，对其进行故障诊断与失效分析是提高芯片成品率的一种必要手段。由于嵌入式存储器自身可控制和可观测性较差，通常需要在片内设计诊断电路来保存失效信息以满足故障诊断和失效分析需求。在高失效密度下，研究面积开销小、数据传输量少的故障诊断电路具有重要意义。本文提出了一种将失效向量进行失效位扩展并编码后存储为失效位图的电路结构。在此基础上，针对传输数据量过多导致测试时间过长问题，本文提出将压缩后的失效位图对失效地址位和测试状态、测试数据和失效向量分别压缩的方法，减少传输数据量。

摘要： 嵌入式存储器在航空领域有着广泛应用，在板测试时间和效率有严格的要求，所以为嵌入式存储器的在板测试和故障诊断开发一种高效实用的测试软件非常必要。rn 软件开发人员通过对常见故障进行分析，在测试程序中采用了一种高效的存储器在板测试方法。该软件还综合了多种故障诊断方法，极大提高了故障诊断的覆盖率和隔离率。软件的设计采用了模块化、层次化和开放式的结构设计思想，便于维护和升级。

摘要： 嵌入式存储器正逐渐成为SoC的主体结构,对嵌入式存储器设计内建自测试和内建自修复结构是降低制造成本,提高SoC成品率和可靠性的有效方法.本文介绍一种分段列冗余的软修复机制,并分析该修复机制的性能、面积开销.

摘要： 存储器内建自测试(MBIST)技术是目前芯片嵌入式存储器测试的最通用方法．本文介绍了基于自编RTL和基于SynopsysRambist EDA技术的两种片上SRAM BIST电路方法．

摘要： 本文提出了一种基于LFSR与MARCHC+算法的SRAM内建自测试新结构,基于此结构设计了2K×8嵌入式静态存储器(SRAM)的内建自测电路,给出了电路的仿真与综合结果.文章对比分析了这种新结构与传统结构的特性,指出这种新结构具有可复用性、面积较小、速度较快、故障覆盖率高等优点,是一种实用的、可推广应用的内建自测试结构.

摘要： 本文提出了一种基于LFSR与MARCHC+算法的SRAM内建自测试新结构,基于此结构设计了2K×8嵌入式静态存储器(SRAM)的内建自测电路,给出了电路的仿真与综合结果.文章对比分析了这种新结构与传统结构的特性,指出这种新结构具有可复用性、面积较小、速度较快、故障覆盖率高等优点,是一种实用的、可推广应用的内建自测试结构.

摘要： 本文提出了一种基于LFSR与MARCHC+算法的SRAM内建自测试新结构,基于此结构设计了2K×8嵌入式静态存储器(SRAM)的内建自测电路,给出了电路的仿真与综合结果.文章对比分析了这种新结构与传统结构的特性,指出这种新结构具有可复用性、面积较小、速度较快、故障覆盖率高等优点,是一种实用的、可推广应用的内建自测试结构.

摘要： 本文提出了一种基于LFSR与MARCHC+算法的SRAM内建自测试新结构,基于此结构设计了2K×8嵌入式静态存储器(SRAM)的内建自测电路,给出了电路的仿真与综合结果.文章对比分析了这种新结构与传统结构的特性,指出这种新结构具有可复用性、面积较小、速度较快、故障覆盖率高等优点,是一种实用的、可推广应用的内建自测试结构.

摘要： 从ROM到当前领先的Flash+EEPROM,Aplus Flash Technology为那些需要丰富经验,需要已被工艺实现证明的非易失性存储器解决方案的公司提供着全面专业的整套服务.Aplus正在发展着其各类IP,提供从0.8um到0.18um及其以下工艺的所有NVM的解决方案,Aplus正致力于成为NVM设计与供应领域的领头羊.

摘要： 从ROM到当前领先的Flash+EEPROM,Aplus Flash Technology为那些需要丰富经验,需要已被工艺实现证明的非易失性存储器解决方案的公司提供着全面专业的整套服务.Aplus正在发展着其各类IP,提供从0.8um到0.18um及其以下工艺的所有NVM的解决方案,Aplus正致力于成为NVM设计与供应领域的领头羊.

摘要： 本发明揭露了一种嵌入式装置、嵌入式装置的存储器硬盘以及存取嵌入式装置的存储器硬盘的方法。嵌入式装置包含：一处理单元，用来执行一操作系统；一第一存储器，用来供该处理单元存取执行该操作系统时所需的数据；一功能模块，用来执行一特定功能；一第二存储器，用来供该功能模块以直接存储器存取(DMA)的方式存取执行该特定功能时所需的数据；以及一存储器硬盘驱动模块，耦接该第一存储器及该第二存储器，将该第一存储器的一部分及该第二存储器整合为一存储器硬盘，并控制该存储器硬盘的存取。

摘要： 本发明涉及一个在嵌入式微芯片系统，尤其是智能卡(CP)的存储器(M)中安全存储所谓的敏感数据，例如一个加密密钥的一个片段的方法。存储器(M)包括两个物理上不同的存储设备(1，2)，例如一个“ROM”型永久存储器(1)和一个“EEPROM”型第二可再编程存储器(2)。按照指定逻辑结构将敏感数据片段分成至少两个部分(d，d′)，其中每个部分均被存储在不同存储设备(1，2)中的一个内。一个附加的验证数据片段，一个校验和或杂凑数据也可以和第一敏感数据部分(d)同时被存储在第一存储设备(1)中。本发明还涉及一个嵌入式微芯片系统，尤其是智能卡(CP)。

摘要： 本发明揭露了一种嵌入式装置、嵌入式装置的存储器硬盘以及存取嵌入式装置的存储器硬盘的方法。嵌入式装置包含：一处理单元，用来执行一操作系统；一第一存储器，用来供该处理单元存取执行该操作系统时所需的数据；一功能模块，用来执行一特定功能；一第二存储器，用来供该功能模块以直接存储器存取(DMA)的方式存取执行该特定功能时所需的数据；以及一存储器硬盘驱动模块，耦接该第一存储器及该第二存储器，将该第一存储器的一部分及该第二存储器整合为一存储器硬盘，并控制该存储器硬盘的存取。

摘要： 本发明涉及一个在嵌入式微芯片系统,尤其是智能卡(CP)的存储器(M)中安全存储所谓的敏感数据,例如一个加密密钥的一个片段的方法。存储器(M)包括两个物理上不同的存储设备(1,2),例如一个“ROM”型永久存储器(1)和一个“EEPROM”型第二可再编程存储器(2)。按照指定逻辑结构将敏感数据片段分成至少两个部分(d,d′),其中每个部分均被存储在不同存储设备(1,2)中的一个内。一个附加的验证数据片段,一个校验和或杂凑数据也可以和第一敏感数据部分(d)同时被存储在第一存储设备(1)中。本发明还涉及一个嵌入式微芯片系统,尤其是智能卡(CP)。

摘要： 本发明涉及一种嵌入式存储器的管理方法、嵌入式存储器和电子设备。所述嵌入式存储器的管理方法包括：对待写入嵌入式存储器的数据进行检测，检测待写入数据是否包含特定的数据格式；若是，将所述待写入数据替换所述嵌入式存储器中原有的固件程序，以实现对所述嵌入式存储器中原有的固件程序的更新；若否，将待写入数据写入所述嵌入式存储器。上述嵌入式存储器的管理方法、嵌入式存储器和电子设备，对待写入数据进行检测，当嵌入式存储器在固件程序存在缺陷需要更新时可以直接进行更新，而不需要从电子设备上拆卸下来，外接读卡器，再连接到主机端进行固件程序更新，操作简单，且不会损坏电子设备。

摘要： 本发明是提出一种数据管理方法、存储器控制器与嵌入式存储器储存装置，此嵌入式存储器储存装置具有多个物理区块且每一物理区块具有多个快速物理页面与多个慢速物理页面。本方法包括检测状态标示单元的状态。本方法还包括当状态标示单元的状态被标记为第一状态时，自动地读取所储存的数据，使用嵌入式存储器储存装置快速物理页面与慢速物理页面来重新储存此数据并且将状态标示单元的状态标记为第二状态。基此，可有效地使用嵌入式存储器储存装置的储存空间。

摘要： 本发明描述了用于金属‑导电氧化物‑金属(MCOM)存储器元件的垂直交叉点嵌入式存储器架构。例如，存储器阵列包括衬底。多条水平字线设置在所述衬底上方的平面中。多条垂直位线设置在所述衬底上方并且被插入有所述多条水平字线，以在所述多条水平字线中的水平字线与所述多条垂直位线中的垂直位线之间提供多个交叉点。多个存储器元件设置在所述衬底上方的所述平面中，一个存储器元件设置在所述交叉点的对应的字线与位线之间的每个交叉点处。

摘要： 本申请的各实施例涉及用于维持嵌入式存储器块中的存储器访问相干性的系统和方法。描述了维持流水线化的存储器架构中的并行存储器读取与写入之间的相干性的增强的存储器电路。描述的存储器电路无论向存储器输入和/或输出应用的流水线化的数量如何都可以维持数据相干性。另外，这些存储器电路可以被实施为现场可编程门阵列(FPGA)或者其它可编程逻辑器件(PLD)中的专用硬电路，并且可以被补充有用户可配置逻辑以实现广泛应用中的相干性。

摘要： 本发明涉及一种嵌入式存储器的管理方法、嵌入式存储器和电子设备。所述嵌入式存储器的管理方法包括：对待写入嵌入式存储器的数据进行检测，检测待写入数据是否包含特定的数据格式；若是，将所述待写入数据替换所述嵌入式存储器中原有的固件程序，以实现对所述嵌入式存储器中原有的固件程序的更新；若否，将待写入数据写入所述嵌入式存储器。上述嵌入式存储器的管理方法、嵌入式存储器和电子设备，对待写入数据进行检测，当嵌入式存储器在固件程序存在缺陷需要更新时可以直接进行更新，而不需要从电子设备上拆卸下来，外接读卡器，再连接到主机端进行固件程序更新，操作简单，且不会损坏电子设备。

摘要： 本发明是提出一种数据管理方法、存储器控制器与嵌入式存储器储存装置，此嵌入式存储器储存装置具有多个物理区块且每一物理区块具有多个快速物理页面与多个慢速物理页面。本方法包括检测状态标示单元的状态。本方法还包括当状态标示单元的状态被标记为第一状态时，自动地读取所储存的数据，使用嵌入式存储器储存装置快速物理页面与慢速物理页面来重新储存此数据并且将状态标示单元的状态标记为第二状态。基此，可有效地使用嵌入式存储器储存装置的储存空间。