Xilinx

摘要： 针对导弹与地面设备数据链通信时接口数据囤积多包且数量不定的问题,提出了一种基于现场可编程逻辑阵列(FPGA)的数据链不定长数据处理架构,核心是三RAM数据缓存模块的设计。通过RAM1和RAM2实现接口数据的乒乓存储,通过RAM3实现缓存数据与物理层模块的数据交互,可达到接口数据无误下发的效果。架构具有通用性,不仅适用于导弹与地面设备之间应答式数据链通信,对于其他应用场景均具有借鉴意义。

摘要： 在现代社会中,通信技术占有重要地位,保持通信基础设施的安全稳定运行,是保证社会信息交互可靠的关键。其中基于FPGA的数据采集系统应用十分广泛,并且随着天通卫星技术的发展,可以开发出基于FPGA的天通卫星终端信号采集系统,从而更好地满足现代社会对通信技术的需求。本文对基于FPGA的天通卫星终端信号采集系统的设计技术进行了分析,并以《Xilinx FPGA数字信号处理设计-基础版》为例进行了系统的阐述,对于提高天通卫星终端信号采集系统的设计技术水平具有一定的价值。同时对基于FPGA的天通卫星终端信号采集系统中的功能模块进行了介绍,以下进行具体的介绍。

摘要： 现场可编程逻辑门阵列FPGA(Field Programmable Gate Array)出现后,因为其具有布线资源丰富、可重复编程、集成度高、投资较低、配置灵活等特点,使得FPGA 芯片在涉及数字电路设计的各个领域得到了广泛的应用。随着应用的开展,FPGA 芯片在资源和时序 方面的冲突也日益明显,资源紧张和时序收敛成为FPGA 设计中面临的重要问题,如何做到资源和时序的平衡也成为考验FPGA 开发的一个重要指标。本文主要针对FPGA 的时序优化给出相应的解决方法,并针对FPGA 代码中的时序紧张路径进行分析,给出时序优化的建议。

摘要： 据有关媒体报道,2020年10月27日AMD同意以股票交易的形式,按照350亿美元的价值收购Xilinx(赛灵思)。这笔收购的目的非常明显—AMD希望增强正快速发展的数据中心业务。为了快速增长的数据中心业务AMD预计交易在2021年底完成,两家公司合并后将拥有13000名工程师。这家合并公司没有自己的制造工厂,完全依赖台积电外包生产。AMD主席兼CEO苏姿丰(LisaSu)将担任新公司的CEO,Xilinx的CEO Victor Peng担任总裁,负责Xilinx的业务和战略增长计划。

摘要： 自适应和智能计算的全球领先企业赛灵思公司(Xilinx,Inc.,(NASDAQ:XLNX))今日宣布,三星电子有限公司(Samsung Electronics Co.,Ltd.)将采用赛灵思VersalTM自适应计算加速平台(ACAP)进行全球5G商用部署。赛灵思Versal ACAP提供了一个通用、灵活且可扩展的平台,能够满足多地区多运营商的需求。

摘要： 赛灵思公司(Xilinx,Inc.)宣布推出Zynq RFSoC DFE,这是一类全新的具有突破性意义的自适应无线电平台,旨在满足不断演进的5G NR无线应用标准。Zynq RFSoC DFE将硬化的数字前端(DFE)模块与灵活应变的可编程逻辑相结合,为涵盖低、中、高频段频谱的广泛用例打造了高性能、低功耗且经济高效的5G NR无线电解决方案。Zynq RFSoC DFE在采用硬化模块的ASIC的成本效益与可编程和自适应SoC的灵活性、可扩展性及上市时间优势之间,实现了最佳的技术平衡。

摘要： 赛灵思公司(Xilinx,Inc.)宣布加入Open RAN政策联盟(Open RAN Policy Coalition),致力于为Open RAN 5G技术的开发和部署提供有力支持。Open RAN政策联盟的成员提倡将Open RAN作为首选解决方案,提高多厂商生态系统的互操作性和安全性。赛灵思一直是O RAN联盟的活跃成员,同时也是5G移动网络3GPP规格的制定方之一。

摘要： 自适应和智能计算的全球领先企业赛灵思公司(Xilinx,Inc.)宣布其正在全球四所最负盛名的高等学府设立“赛灵思自适应计算集群(Xilinx Adaptive Compute Clusters,XACC)”。XACC将为用于高性能计算(HPC)的自适应计算加速前沿的研究提供关键基础设施和资金支持。XACC支持的研究范围十分广泛,涵盖系统、架构、工具和应用。在中国,为配合此次新闻发布,赛灵思大学计划(Xilinx University Program,XUP)及学术合作团队也提供了一系列独具特色的合作方式。赛灵思同期宣布,将面向中国学术研究人员及机构免费提供10张赛灵思Alveo加速器卡,以供相关前沿研究及创新抢先试用。

摘要： 赛灵思公司(Xilinx,Inc.)面向5G网络中的O-RAN分布式单元(O-DU)和虚拟基带单元(vBBU)推出T1电信加速器卡。该加速卡采用经现场验证的赛灵思芯片以及正在5G网络中广泛部署的IP开发而成,是行业唯一一款既能运行O-RAN前传协议,又能提供L1卸载功能的多功能PCIe尺寸规格的“二合一”板卡。凭借自身先进的卸载功能,T1卡大幅减少了之前系统所需的CPU核数量。与其他竞争方案相比,T1卡不仅可以降低系统总功耗和成本,还支持O-DU提供更好的5G性能与服务。

摘要： 赛灵思公司宣布其正在全球四所最负盛名的高等学府设立“赛灵思自适应计算集群(Xilinx Adaptive Compute Clusters,XACC)”。XACC将为用于高性能计算(HPC)的自适应计算加速前沿的研究提供关键基础设施和资金支持。

摘要： 本文简述了FPGA的发展阶段及业界领先的FPGA供应商，着重介绍了FPGA的开发工具及器件性能，并且讨论了学习FPGA的方法与途径．

摘要： 本文简述了FPGA的发展阶段及业界领先的FPGA供应商，着重介绍了FPGA的开发工具及器件性能，并且讨论了学习FPGA的方法与途径．

摘要： 本文简述了FPGA的发展阶段及业界领先的FPGA供应商，着重介绍了FPGA的开发工具及器件性能，并且讨论了学习FPGA的方法与途径．

摘要： 本文简述了FPGA的发展阶段及业界领先的FPGA供应商，着重介绍了FPGA的开发工具及器件性能，并且讨论了学习FPGA的方法与途径．

摘要： 在分析了XILINX公司其它系列芯片基本结构以及在参考了大量相关文档的基础上,重点对Spartan-Ⅱ系列芯片基本结构及相应功能进行了基本原理上的分析研究.文中对芯片的基本结构、可配置功能逻辑块、输入输出模块、各种可编程内连等结合器件构成与具体电路进行了系统整体结构与各模块功能独立介绍等方面的详细分析.通过与XILINX公司的其它系列芯片进行比较突出了该系列芯片的独特性能,并为国内的大规模可编程芯片设计提供了国外先进技术上的参考,同时有利于更好地利用XILINX系列FPGA芯片进行相关的应用开发.

摘要： 在分析了XILINX公司其它系列芯片基本结构以及在参考了大量相关文档的基础上,重点对Spartan-Ⅱ系列芯片基本结构及相应功能进行了基本原理上的分析研究.文中对芯片的基本结构、可配置功能逻辑块、输入输出模块、各种可编程内连等结合器件构成与具体电路进行了系统整体结构与各模块功能独立介绍等方面的详细分析.通过与XILINX公司的其它系列芯片进行比较突出了该系列芯片的独特性能,并为国内的大规模可编程芯片设计提供了国外先进技术上的参考,同时有利于更好地利用XILINX系列FPGA芯片进行相关的应用开发.

摘要： 在分析了XILINX公司其它系列芯片基本结构以及在参考了大量相关文档的基础上,重点对Spartan-Ⅱ系列芯片基本结构及相应功能进行了基本原理上的分析研究.文中对芯片的基本结构、可配置功能逻辑块、输入输出模块、各种可编程内连等结合器件构成与具体电路进行了系统整体结构与各模块功能独立介绍等方面的详细分析.通过与XILINX公司的其它系列芯片进行比较突出了该系列芯片的独特性能,并为国内的大规模可编程芯片设计提供了国外先进技术上的参考,同时有利于更好地利用XILINX系列FPGA芯片进行相关的应用开发.

摘要： 在分析了XILINX公司其它系列芯片基本结构以及在参考了大量相关文档的基础上,重点对Spartan-Ⅱ系列芯片基本结构及相应功能进行了基本原理上的分析研究.文中对芯片的基本结构、可配置功能逻辑块、输入输出模块、各种可编程内连等结合器件构成与具体电路进行了系统整体结构与各模块功能独立介绍等方面的详细分析.通过与XILINX公司的其它系列芯片进行比较突出了该系列芯片的独特性能,并为国内的大规模可编程芯片设计提供了国外先进技术上的参考,同时有利于更好地利用XILINX系列FPGA芯片进行相关的应用开发.

摘要： 在分析了XILINX公司其它系列芯片基本结构以及在参考了大量相关文档的基础上,重点对Spartan-Ⅱ系列芯片基本结构及相应功能进行了基本原理上的分析研究.文中对芯片的基本结构、可配置功能逻辑块、输入输出模块、各种可编程内连等结合器件构成与具体电路进行了系统整体结构与各模块功能独立介绍等方面的详细分析.通过与XILINX公司的其它系列芯片进行比较突出了该系列芯片的独特性能,并为国内的大规模可编程芯片设计提供了国外先进技术上的参考,同时有利于更好地利用XILINX系列FPGA芯片进行相关的应用开发.

摘要： 在分析了XILINX公司其它系列芯片基本结构以及在参考了大量相关文档的基础上,重点对Spartan-Ⅱ系列芯片基本结构及相应功能进行了基本原理上的分析研究.文中对芯片的基本结构、可配置功能逻辑块、输入输出模块、各种可编程内连等结合器件构成与具体电路进行了系统整体结构与各模块功能独立介绍等方面的详细分析.通过与XILINX公司的其它系列芯片进行比较突出了该系列芯片的独特性能,并为国内的大规模可编程芯片设计提供了国外先进技术上的参考,同时有利于更好地利用XILINX系列FPGA芯片进行相关的应用开发.

摘要： 本发明提供了一种基于Xilinx FPGA原语的Wallace树压缩器，由树型压缩结构和最终求和单元组成；树型压缩结构将多个二进制数压缩至两或者三个输出，求和模块将压缩结果相加输出最终结果。所述树型压缩结构以4:2压缩器为基本压缩单元，必要时配合以3:2压缩器。所述4:2压缩器的bit级结构包括LUT6‑2模块、第一muxcy模块与第一xorcy模块各一个，由Xilinx FPGA原语调用；LUT6‑2模块被配置为两个共输入且独立输出的LUT5，可以实现两个独立的二进制函数；第一muxcy模块与第一xorcy模块为CLB中的专用进位逻辑资源，两者被配置成一个3:2压缩器。按相同的思路设计了一种3:1压缩器作为Wallace树的最终求和单元。本发明用于实现多操作数加减法操作，不仅极大地提高了硬件资源的利用率，还减小了Wallace树的整体延迟与功耗。

摘要： 本发明公开了一种XILINX FPGA DCM复位信号设计方法及系统。其中，该系统包括：DCM全局复位模块、DCM失锁判断模块、DCM输入输出异常判断模块和DCM模块；其中，DCM全局复位模块产生全局复位信号和锁定判断信号；DCM失锁判断模块根据锁定判断信号判断DCM锁定信号是否锁定，如果未锁定，则产生DCM失锁判断复位信号，如果锁定，则产生锁定指示信号；DCM输入输出异常判断模块根据锁定指示信号对本地时钟、DCM输入时钟和二分频时钟进行循环计数并比较，以此判断所述DCM输入输出异常判断模块是否异常。本发明解决了因输入信号不稳定等原因造成的DCM失锁或错锁从而导致的FPGA处理功能失效的问题。

摘要： 本发明公开了一种适用于Xilinx软核处理器的中断通用处理方法，具体为按照中断源的优先级顺序排列生成中断向量数组，然后设置中断掩码数组和中断确认数组，在收到中断请求信号后，根据发出请求中断的序号，确定对应的中断掩码数组元素、中断确认数组元素和中断向量数组元素；从而将确定的数组元素写入IER中断使能寄存器和IAR中断确认寄存器，屏蔽低优先级中断，开放高优先级中断，确认唯一中断触发。本发明方法易操作，适用于固定优先级系统，通过简单指令代码对数组操作即可捕捉中断请求信号，并确定中断优先级，纵向定位三个数组的对应元素，实现中断抢占与嵌套以及中断服务。

摘要： 一种Xilinx FPGA支持Arduino IDE开发的实现方法，属于嵌入式技术领域，可实现将Arduino IDE中编写的程序下载到FPGA板卡中，使FPGA板卡具有Arduino板卡的相关功能。实现方法包括：根据要实现的功能进行硬件逻辑设计，为添加的硬件逻辑编写相应的软件驱动，移植Xilinx SDK的编译系统和下载系统到Arduino IDE中，用Xilinx SDK的驱动函数改写Arduino IDE库函数，以及在Arduino IDE中编写程序进行测试。该方法适应FPGA的发展潮流，可方便用户进行FPGA开发，降低了FPGA开发门槛，也为后人进一步开发此方面的功能奠定了基础。

摘要： 本发明公开的一种在线加载XILINX‑FPGA多版本更新程序的方法，旨在提供一种实现简单，容错能力增强，在线加载多版本更新程序的方法。本发明通过下述技术方案予以实现：上位机在线更新控制程序向含XILINX‑FPGA芯片发送更新程序的数据帧，设置加载版本信息的控制帧，写入更新版本存储在FLASH中的版本位置的信息，更新程序版本信息的数据帧；更新程序写入完成前将该版本运行状态置为不可运行；当上位机将所有更新程序数据输入完成后，FPGA程序使用所有有效数据累加和方式，校验接收到的更新程序的完整性；若校验通过，XILINX‑FPGA芯片则自动写入加载版本信息到FALSH中分区存放多个版本信息缓存位置，将该加载版本运行状态置为可运行，若校验不通过，直接结束。

摘要： 本发明提供一种基于XILINX FPGA的软件在线升级和重构方法，包括如下步骤：步骤S1、将正常功能的代码数据存储至第一地址区域，软件升级辅助系统的代码数据存储至第二地址区域；步骤S2、FPGA加载第二地址区域存储的代码数据，使FPGA运行软件升级辅助系统；步骤S3、将需要在线升级的代码数据经综合布线工具处理，生成若干带有第一CRC校验码的数据包；步骤S4、软件升级辅助系统根据指令，将步骤S3中生成的所有带有第一CRC校验码的数据包依次写入数据存储设备的第一地址区域，形成第一配置数据；步骤S5、FPGA读取第一地址区域中更新后的第一配置数据，完成FPGA的在线升级和数据重构。本发明具有系统可维护性高、节省成本、系统无需断电重启即可完成软件升级等优势。

摘要： 一种适合于星载XILINX V2 FPGA刷新方法，非单粒子功能中断单粒子翻转可以通过刷新来纠正；单粒子功能中断单粒子翻转只能通过拉低PROG管脚，重新配置FPGA来恢复。刷新功能可以避免单粒子效应累积，延长星载信号处理FPGA的工作时长，提高星载设备的可靠性。单粒子效应导致单粒子功能中断时，需要重新配置信号处理FPGA。单粒子效应没有导致单粒子功能中断时，需要通过刷新来纠正，刷新不会影响信号处理FPGA的功能。本发明还给出了刷新时帧地址递增步骤和基于帧的刷新命令。

摘要： 本发明揭示一种基于Xilinx操作系统的手持式二次回路测试仪，包括可扣接在一起的上壳和下壳，上壳上设置有触摸屏，下壳内设置有SOC主控板、开入开出端子板、电源电路板和电池，触摸屏通过硬件FPC软排线与SOC主控板连接，开入开出端子板通过PC软排线与SOC主控板连接，电池与电源电路板通过3.96端子排线连接。解决现有技术中二次回路测试仪体积大、通信不稳定、精度不高、工作效率低下等问题。

摘要： 本发明提供了一种基于Xilinx FPGA原语的Wallace树压缩器，由树型压缩结构和最终求和单元组成；树型压缩结构将多个二进制数压缩至两或者三个输出，求和模块将压缩结果相加输出最终结果。所述树型压缩结构以4:2压缩器为基本压缩单元，必要时配合以3:2压缩器。所述4:2压缩器的bit级结构包括LUT6‑2模块、第一muxcy模块与第一xorcy模块各一个，由Xilinx FPGA原语调用；LUT6‑2模块被配置为两个共输入且独立输出的LUT5，可以实现两个独立的二进制函数；第一muxcy模块与第一xorcy模块为CLB中的专用进位逻辑资源，两者被配置成一个3:2压缩器。按相同的思路设计了一种3:1压缩器作为Wallace树的最终求和单元。本发明用于实现多操作数加减法操作，不仅极大地提高了硬件资源的利用率，还减小了Wallace树的整体延迟与功耗。

摘要： 本实用新型公开了一种Xilinx图像处理板卡，由核心板和电源接口板通过FMC连接器连接而成；所述的核心板包括基于Xilinx的MPSOC FPGA以及分别与MPSOC FPGA连接的外存储卡、内存储卡、配置IO模块、状态IO模块，JTAG模块、供电/扩展IO模块以及IR模块；所述的电源接口板上分别设置有UART接口、USB2.0/USB3.0接口、千兆网接口、MICRO SD接口、SFP+接口、DISPLAY PORT1.4接口、SATA3.0接口以及供电/扩展IO接口；本图像处理板卡利用Xilinx MPSOC的高性能解决红外图像的高频高帧的需求，引入的两层结构保证了红外产品的小型化高密度的特点。