Verilog HDL语言

摘要： 本文介绍了基于FPGA设计的无源蜂鸣器的音乐播放,使用无源蜂鸣器在不同频率的脉冲方波信号下来产生基本的音调,采用了VerilogHDL语言进行描述,通过Diamond 3软件和ModelSim进行电路的综合与仿真,并下载到小脚丫MachXO2-4000HC开发板中验证了无源蜂鸣器音乐播放的可行性。

摘要： 数字太阳敏是卫星姿态控制系统的敏感部件,对提高小卫星数字太阳敏系统的可靠性及精度具有重要意义.提出了基于FPGA的高可靠数字太阳敏算法,首先介绍了数字太阳敏系统原理,分析得出FLASH型FPGA的高可靠性能;然后利用Verilog HDL语言编写图像高斯滤波算法、太阳光斑质心提取算法,并设计了数字太阳敏系统的标定方法.实验结果显示:角度更新速率大于35 Hz,测量范围为-60°～+60°,测量精度优于0.03°,验证了数字太阳敏系统设计的合理性,表明其能够满足数字太阳敏设计要求,提高了小卫星姿态控制精度.

摘要： Verilog程序通过综合、适配后形成配置文件,下载到FPGA器件中对FPGA进行配置,使FPGA成为实用的测频模块.通过波形仿真,符合本次设计的要求.最后,通过完整编译后的文件固化到开发板,接上高频信号源,实现了数字跑表的设计.本文详细介绍了数字跑表的设计指标,设计思路,设计方案,系统的电路设计,系统相应模块设计,系统硬件实现与测试结果.

摘要： 加法器作为重要的算术模块,在决定运算速度和功耗方面起着关键作用。对运算速度和效率的需求以及一些应用的容错特性促进了近似加法器的发展。传统加法器一般采用精确加法运算,电路面积、功耗均较大。近年出现了一种新兴的电路设计方法——近似加法计算,通过简化电路适当降低计算精度,最终实现面积、功耗、延时与精度的折中。本文比较了目前国内外主流的近似加法器设计,并在误差和电路特性方面进行了比较评估。仿真结果表明,LOA由于完全利用逻辑或门进行低位运算,面积最小,功耗也最小,但未考虑精度的问题,错误率最高;ETAII和ACA面积比LOA稍大,功耗也相应增加,并且设计时考虑了精度,使得错误率降低;ACA在延时方面优势最突出;SCSA配置了窗口加法器,面积与功耗更大,这也使其精度得到了更大的提升。

摘要： 提出一种以Xilinx FPGA为基础、运用Verilog语言设计了一款频率可调节的信号发生器,通过UART串行通信接口实现远距离波形输出和调节,该设计实现了正弦波、三角波、方波等波形输出设计,分析了利用FPGA实现直接数字频率合成技术原理和优点,主要指标达到输出频率范围在1 Hz～100 MHz的频率可调节输出,杂波抑制电平小于-70 dBc,频率分辨力小于10 Hz的性能指标.通过示波器显示和Vivado仿真工具进行仿真波形验证,该系统满足设计要求.

摘要： 采用自上而下的设计方法实现了一个分辨率较高、显示迅速且协议简单的VGA显示控制电路.在QUARTUS II 13.1软件开发平台上使用Verilog HDL语言来完成时序模块和彩条像素模块的描述、编译,最后在第三方仿真工具Modelsim-Altera中对其进行模拟仿真,结果显示,该设计满足系统要求,能够成功的通过VGA接口在显示器上显示图案.

摘要： SPI 总线接口技术是Motorola 公司提出的一种全双工的同步串行外设通信接口，用于连接微处理器和各种外围设备，具有协议简单、信号线少、传输速度快等特点。介绍了SPI 模块的基本原理，详细阐述了该模块的设计思路，重点介绍了主控模块和收发模块的架构。在用Verilog语言实现整个设计的基础上，运用Quartus II 进行了功能仿真，仿真和验证结果正确，满足设计要求。

摘要： SPI 总线接口技术是Motorola 公司提出的一种全双工的同步串行外设通信接口，用于连接微处理器和各种外围设备，具有协议简单、信号线少、传输速度快等特点。介绍了SPI 模块的基本原理，详细阐述了该模块的设计思路，重点介绍了主控模块和收发模块的架构。在用Verilog语言实现整个设计的基础上，运用Quartus II 进行了功能仿真，仿真和验证结果正确，满足设计要求。

摘要： SPI 总线接口技术是Motorola 公司提出的一种全双工的同步串行外设通信接口，用于连接微处理器和各种外围设备，具有协议简单、信号线少、传输速度快等特点。介绍了SPI 模块的基本原理，详细阐述了该模块的设计思路，重点介绍了主控模块和收发模块的架构。在用Verilog语言实现整个设计的基础上，运用Quartus II 进行了功能仿真，仿真和验证结果正确，满足设计要求。

摘要： SPI 总线接口技术是Motorola 公司提出的一种全双工的同步串行外设通信接口，用于连接微处理器和各种外围设备，具有协议简单、信号线少、传输速度快等特点。介绍了SPI 模块的基本原理，详细阐述了该模块的设计思路，重点介绍了主控模块和收发模块的架构。在用Verilog语言实现整个设计的基础上，运用Quartus II 进行了功能仿真，仿真和验证结果正确，满足设计要求。

摘要： 文章介绍了基于FPGA的数字系统设计优化的两种重要技术:流水线设计技术和资源共享设计技术,并通过两个具体的示例,详细说明了如何利用Verilog HDL语言来编写优化程序,并通过定时分析及资源耗用结果对比分析了优化设计前后电路在速度与资源利用率等性能指标上的差别。

摘要： 文章介绍了基于FPGA的数字系统设计优化的两种重要技术:流水线设计技术和资源共享设计技术,并通过两个具体的示例,详细说明了如何利用Verilog HDL语言来编写优化程序,并通过定时分析及资源耗用结果对比分析了优化设计前后电路在速度与资源利用率等性能指标上的差别。

摘要： 文章介绍了基于FPGA的数字系统设计优化的两种重要技术:流水线设计技术和资源共享设计技术,并通过两个具体的示例,详细说明了如何利用Verilog HDL语言来编写优化程序,并通过定时分析及资源耗用结果对比分析了优化设计前后电路在速度与资源利用率等性能指标上的差别。

摘要： 文章介绍了基于FPGA的数字系统设计优化的两种重要技术:流水线设计技术和资源共享设计技术,并通过两个具体的示例,详细说明了如何利用Verilog HDL语言来编写优化程序,并通过定时分析及资源耗用结果对比分析了优化设计前后电路在速度与资源利用率等性能指标上的差别。

摘要： 本文介绍了多台军用加固机综合检测系统中增强型并行(EPP)接口技术及其实现方法,给出了利用EPP进行系统控制的原理及相应程序。

摘要： 本文介绍了多台军用加固机综合检测系统中增强型并行(EPP)接口技术及其实现方法,给出了利用EPP进行系统控制的原理及相应程序。

摘要： 实施例针对被配置为接收自然语言(NL)输入并且执行分析操作以生成NL输出的自然语言处理(NLP)系统。NLP系统被配置为至少部分地基于分析操作的至少一部分来生成至少一个置信水平。NLP系统被进一步被配置为至少部分地基于所述至少一个置信水平将至少一个不流利表达集成到NL输出中。

摘要： 一实施方式所涉及的自然语言处理系统具备分析部以及修正部。分析部使用分割模型而执行对于一个句子的词素分析，从而对分割该一个句子而得到的各个被分割元素设定标签。分割模型包含表示被分割元素与标签的对应的输出特性的分数、和表示与连续的两个被分割元素对应的两个标签的组合的转移特性的分数。修正部对通过分析部而得到的分析结果所示的标签、和表示一个句子的正解的标签的正解数据进行比较，将与对应于非正解的标签的正解的标签关联的特性的分数提高，将与该非正解的标签关联的特性的分数降低，从而对分析部在下一个句子的词素分析中所使用的分割模型进行修正。

摘要： 本发明公开了一种硬件加速器VerilogHDL代码自动生成方法，步骤1、对卷积神经网络的模型结构中的各层在中间文件中进行定义，解析模块根据各层的连接顺序解析中间文件，将解析得到的数据按各层的连接顺序放入列表；步骤2、将步解析得到的数据保存的路径，根，据路径读取数据并将其输入到数据量化模块，将浮点数乘以一定倍数后转换为整数，然后进行低比特量化；步骤3、根据卷积神经网络层的层级串联结构，代码生成模块生成各层的IP代码；步骤4、将解析得到的数据输入到代码生成模块的顶层模块，顶层模块根据列表中各层的连接顺序实例化各层IP，同时根据列表顺序与名称得出各IP之间的连接关系，将各层IP连接起来，生成代码。

摘要： 本发明公开了用于语言障碍及术后语言表达困难患者的语言识练系统，属于语言识别练习技术领域，包括云端数据库和智能分析系统，智能分析系统包括面部信息录入单元、实时数据录入单元、统计患者面部表达时间长短的表达时长统计单元以及用于识别面部信息的数据反馈模块，其中，数据反馈模块包括识别嘴型信息的嘴型信息识别反馈单元以及分析患者发音颤动的颤动识别区分单元。该用于语言障碍患者及术后话语表达困难患者语言练习识别系统，通过实时数据录入单元捕捉的数据传输至数据反馈模块，由模块中的嘴型信息识别反馈单元结合面部信息辅助反馈单元进行基于云端数据库的分析，以确认患者大致与语义，方便医护、康复人员进行进一步地沟通或训练。

摘要： 自然语言处理系统具有：场景设定部(10)，其解析输入的自然语言的语句，生成表示理解自然语言的主体的主体数据、以及表示主体行动的世界的一部分的场景数据，在场景数据中设定主体数据；状况变化设定部(11)，其解析输入的自然语言的语句，并设定场景的状况变化；正负情绪设定部(12)，其基于场景的状况变化，判定是否产生了对于主体而言有利的情绪即正情绪、或者对于主体而言不利的情绪即负情绪；以及含义解析部(13)，其基于产生的正负情绪进行含义解析。状况变化设定部(11)将在状况变化的前状态下作用于主体数据的价值和在状况变化的后状态下作用于主体数据的价值分别作为数值来获取。正负情绪设定部(12)计算前状态的数值与后状态的数值的差而计算出正负情绪。

摘要： 本发明属于软件工程技术领域，具体公开了一种语言资源数据库、语言资源管理平台以及语言资源管理系统。所述语言资源数据库与一具有管理所述应用程序的语言资源的功能的平台交互，所述语言资源管理平台中包括资源总表，所述资源总表以表格的形式将所述语言资源数据库的至少一部分内容显示在显示器上，通过编辑所述资源总表操作所述语言资源数据库。本发明的优点在于为应用程序本地化的工作提供了交互平台，使得开发者、译者和测试者能够操作同一数据库，减少数据(包)在反复传递和合并的过程中出现误操作。

摘要： 在语言处理装置(2)中，向量统合部(23)生成对与输入句对应的词袋向量和与输入句对应的意思向量进行统合而得到的统合向量。应答句选择部(24)根据由向量统合部(23)生成的统合向量，从询问应答DB(25)中选择与输入句对应的应答句。

摘要： 实施例针对被配置为接收自然语言(NL)输入并且执行分析操作以生成NL输出的自然语言处理(NLP)系统。NLP系统被配置为至少部分地基于分析操作的至少一部分来生成至少一个置信水平。NLP系统被进一步被配置为至少部分地基于所述至少一个置信水平将至少一个不流利表达集成到NL输出中。

摘要： 本发明提供一种语言练习用装置、语言教材以及语言练习用程序。其目的在于向语言学习者提供高效的语言练习机会并维持语言学习者的积极性。显示部(16)中显示有语言卡的束。各卡中记载有规定教师与学习者之间所进行的会话的信息。方向内容卡(30)中记载有规定用于决定球的方向的会话的信息。球杆内容卡(32)中记载有规定学习者决定高尔夫球杆种类的会话的信息。球杆距离卡(34)中记载有规定用于决定球的飞行距离的会话的信息。使语言卡显示于显示部(16)上，教师或者学习者基于语言卡的显示内容进行游戏。

摘要： 本实用新型涉及电子秤技术领域，尤其是一种基于verilog HDL的高精度电子秤，包括电子秤主体和设置在电子秤主体内的称重传感器、转换模块、电源模块、FPGA主控模块、按键和显示器，所述称重传感器安装与电子秤主体的秤盘下方，称重传感器的输出端与转换模块的输入端连接，转换模块的输出端与FPGA主控模块的输入端连接，按键与FPGA主控模块的输入端连接，显示器与FPGA主控模块的输出端连接，电源模块用于对称重传感器、转换模块、FPGA主控模块和显示器的供电连接，本实用新型称量精度高、误差率低。