VDMOS

摘要： 目前,很难找到介绍关于VDMOS参数的测试方法的文献,而且所能找到的文献主要介绍的都是VDMOS的基本测试方法,且多是静态参数.而VDMOS的动态参数占全部待测参数的70％之多,不同的参数需要搭建不同的测试电路环境,并且由于动态参数测试较复杂,因此很难实现快速准确的测量,尤其是大功率VDMOS动态参数.只有建立全面的参数测试手段,方能指导器件的研发及使用.论文重点分享了在VDMOS雪崩耐量测量中技术难点和解决思路.论文涉及的工作内容对于目前国内研发VDMOS器件的测试工作将起到一定的指导作用.

摘要： 高密度组装导致MCM芯片间热耦合效应增加,结温增加来自芯片自发热和热耦合效应.该文以调宽功放的多个功率管为研究对象,关注多芯片的热耦合效应,基于电学方法确定热阻矩阵,通过理论计算获得芯片稳态工作温度.并通过红外热像试验验证模型计算的结果.基于热阻矩阵模型分析不同条件下的芯片温升.

摘要： VDMOS兼有双极晶体管和普通MOS器件的优点并广泛应用于电源电路中,针对目前在国内VDMOS器件生产中封装技术不能满足绝缘要求的问题进行了研究,提出了一种VDMOS器件堆叠式内绝缘封装技术,使用这种封装方法,能够很好地提升期间的散热性能与绝缘强度.并对功率器件芯片进行了优化设计,提高了产品的综合性能,设计生产了具备自有绝缘功能、良好散热性能、并可以承载更大的功率损耗的BRCS740R和BRCS840D系列产品,填补了国内行业的生产空白.

摘要： 功率VDMOS就是垂直导电的双扩散结构器件,功率VDMOS克服了其他MOS的各种缺点,是在功率集成工艺基础上发展起来的新一代电子器件。IDSS是衡量VDMOS器件性能的一个重要参数,同时,影响VDMOS产品良率的各个参数,也是一个难以解决的问题。从VDMOS器件结构及工艺入手,对参数失效原因做了较全面的分析,总结了VDMOS器件参数失效的因素及对应的工艺控制难点。以供VDMOS工作者以及相关技术人员参考。

摘要： VDMOS兼有双极晶体管和普通MOS器件的优点并广泛应用于电源电路中,针对目前在国内VDMOS器件生产中封装技术不能满足绝缘要求的问题进行了研究,提出了一种VDMOS器件堆叠式内绝缘封装技术,使用这种封装方法,能够很好地提升期间的散热性能与绝缘强度。并对功率器件芯片进行了优化设计,提高了产品的综合性能,设计生产了具备自有绝缘功能、良好散热性能、并可以承载更大的功率损耗的BRCS740R和BRCS840D系列产品,填补了国内行业的生产空白。

摘要： 由于固态功放在性能、线性、结构、供电,维护等方面具有明显的优势,因此在广播、电视等发射领域中得到了广泛的应用.本文对全固态电视发射机固态功率放大器的组成、功放和保护电路以及固态功放的维护做了简要介绍,可作为工程技术人员在维护工作中的参考.

摘要： 本文介绍了DMOS器件的基本知识,包括DMOS的基本工艺及类型,介绍了实际工艺中的DMOS结构及参数.

摘要： 热阻是反映电子器件结温的关键热参数,也是指导用户在复杂应用环境中设计热特性的关键参数.本文研究了ITO-220AB封装器件由内至外不同分层材料特性对于器件热阻及热传导的影响.通过测量四种规格VDMOS器件结到环境热阻(Rthj-a)及结到管壳热阻(Rthj-c),并采用结构函数分析法,分析热量从芯片到管壳外的热传导过程发现,随着芯片面积的增大,热阻线性减小,利于器件散热;芯片与框架间过厚的焊锡层非常不利于热量的传导;铜框架厚度间接影响了外部包裹树脂厚度,从而改变了树脂所占器件热阻Rthj-c的比例,树脂材料越厚,器件热阻会明显增大.

摘要： 本文针对一款电源模块进行了失效分析，在研究了模块工作原理的基础上，提出了模块分析失效的思路与方法，并给出了失效分析的案例。

摘要： 本文针对一款电源模块进行了失效分析，在研究了模块工作原理的基础上，提出了模块分析失效的思路与方法，并给出了失效分析的案例。

摘要： 本文针对一款电源模块进行了失效分析，在研究了模块工作原理的基础上，提出了模块分析失效的思路与方法，并给出了失效分析的案例。

摘要： 本文针对一款电源模块进行了失效分析，在研究了模块工作原理的基础上，提出了模块分析失效的思路与方法，并给出了失效分析的案例。

摘要： 本文论述了抗辐射VDMOS产品的研制。为提高VDMOS器件的抗γ总剂量辐射要求,在版图设计和工艺设计时考虑了降低影响器件的抗γ总剂量能力的因素,通过抗辐射设计和工艺加固,使得VDMOS器件的抗γ总剂量辐射能力达到3E5rad(Si)。

摘要： 本文论述了抗辐射VDMOS产品的研制。为提高VDMOS器件的抗γ总剂量辐射要求,在版图设计和工艺设计时考虑了降低影响器件的抗γ总剂量能力的因素,通过抗辐射设计和工艺加固,使得VDMOS器件的抗γ总剂量辐射能力达到3E5rad(Si)。

摘要： 本文论述了抗辐射VDMOS产品的研制。为提高VDMOS器件的抗γ总剂量辐射要求,在版图设计和工艺设计时考虑了降低影响器件的抗γ总剂量能力的因素,通过抗辐射设计和工艺加固,使得VDMOS器件的抗γ总剂量辐射能力达到3E5rad(Si)。

摘要： 本文分析了当前主流半导体加工工艺中的离子注入、干法刻蚀和光刻胶灰化等工艺过程对抗辐照功率VDMOS栅氧化层产生损伤的机理,针对提高抗辐照功率VDMOS栅的可靠性进行了栅氧侧面钝化技术研究。通过对栅氧化层侧面钝化屏蔽离子注入对栅氧的影响,并同时减小栅氧受到的等离子体工艺损伤(P2ID),有效控制了工艺过程在抗辐照功率VDMOS栅氧化层中引入的损伤,提高了抗辐照功率VDMOS栅的可靠性。采用该技术研制出的器件样品经总剂量300krads/Si辐照实验,阈值电压为1.75V,达到实用要求.

摘要： 本文分析了当前主流半导体加工工艺中的离子注入、干法刻蚀和光刻胶灰化等工艺过程对抗辐照功率VDMOS栅氧化层产生损伤的机理,针对提高抗辐照功率VDMOS栅的可靠性进行了栅氧侧面钝化技术研究。通过对栅氧化层侧面钝化屏蔽离子注入对栅氧的影响,并同时减小栅氧受到的等离子体工艺损伤(P2ID),有效控制了工艺过程在抗辐照功率VDMOS栅氧化层中引入的损伤,提高了抗辐照功率VDMOS栅的可靠性。采用该技术研制出的器件样品经总剂量300krads/Si辐照实验,阈值电压为1.75V,达到实用要求.

摘要： 本文分析了当前主流半导体加工工艺中的离子注入、干法刻蚀和光刻胶灰化等工艺过程对抗辐照功率VDMOS栅氧化层产生损伤的机理,针对提高抗辐照功率VDMOS栅的可靠性进行了栅氧侧面钝化技术研究。通过对栅氧化层侧面钝化屏蔽离子注入对栅氧的影响,并同时减小栅氧受到的等离子体工艺损伤(P2ID),有效控制了工艺过程在抗辐照功率VDMOS栅氧化层中引入的损伤,提高了抗辐照功率VDMOS栅的可靠性。采用该技术研制出的器件样品经总剂量300krads/Si辐照实验,阈值电压为1.75V,达到实用要求.

摘要： 本发明提供了一种降低VDMOS恢复时间的工艺方法及其VDMOS半导体器件，涉及半导体器件制造技术领域，所述降低VDMOS恢复时间的工艺方法包括对接触孔刻蚀后的硅片依次进行减薄、背面注入、高温烘焙和金属溅射处理，解决了传统工艺方法因掺杂的重金属外逸导致半导体器件制造成本过高的技术问题，本发明提供的降低VDMOS恢复时间的工艺方法不仅节省了设备采购费用，降低了半导体器件的制造成本，而且降低了VDMOS的恢复时间、零栅压漏极电流、外延片的电阻率及外延层厚度，同时也减少了外延材料的采购成本，应用前景广泛。

摘要： 本发明公开一种VDMOS晶体管及其制作方法。其中，所述VDMOS晶体管包括衬底、形成在所述衬底上的第一外延层、形成在所述第一外延层上的第二外延层、形成在所述第二外延层上的栅、形成在所述第二外延层内的第一源区与第二源区，以及形成在所述第二外延层内的隔离槽结构。所述第二外延层的掺杂浓度大于所述第一外延层的掺杂浓度，并且，所述第一、二外延层具有相同的导电类型。所述隔离槽结构位于所述第一源区与第二源区之间并且位于所述栅的下方。本发明的VDMOS晶体管及其制作方法，既可降低VDMOS晶体管的导通电阻，也可维持其击穿电压。

摘要： 本发明提供了一种VDMOS功率器件的制备方法和一种VDMOS功率器件，其中，所述制备方法包括：在形成有外延层的衬底上依次生长栅氧层和多晶栅极，并对所述多晶栅极进行氧化处理，以形成氧化层；在所述氧化层上生成一层氮化硅层，以形成目标衬底结构；在所述目标衬底结构的基础上完成VDMOS功率器件的制备。通过本发明的技术方案，可以有效地优化传统VDMOS功率器件的生产工艺流程，解决Spacer工艺刻蚀过程中由于工艺窗口窄小导致的功率器件电性参数失效的问题，既能保证功率器件的高性能，也能降低工艺成本。

摘要： 本发明提供了一种VDMOS器件的制作方法及VDMOS器件，VDMOS器件，包括：第一导电类型衬底；位于第一导电类型衬底第一表面的第一导电类型外延层；位于第一导电类型外延层内第一浓度的第二导电类型体区；位于第一浓度的第二导电类型体区内的第一导电类型源区；位于第一导电类型外延层上的第一氧化层；位于第一氧化层上的氮化硅层，氮化硅层经刻蚀形成接触孔；位于接触孔内第二浓度的第二导电类型体区；位于氮化硅层上的多晶硅层；位于氮化硅层和多晶硅层上的第二氧化层；位于第二浓度的第二导电类型体区和第二氧化层上的第一金属层；位于第一导电类型衬底第二表面的第二金属层。本方案解决了由于VDMOS器件的制作流程涉及接触孔的光刻而导致元胞集成度较低的问题。

摘要： 本发明公开了一种VDMOS器件的制作方法及VDMOS器件，其中VDMOS器件包括：基底、凹槽、体区，其中，凹槽形成基底内，体区形成在基底内，体区与凹槽相邻，体区包括第一子区部和第二子区部，第二子区部的深度大于第一子区部的深度第一子区部贴设于凹槽两侧，第二子区部与凹槽间隔预设距离，预设距离的宽度与第一子区部的宽度相等。本发明的VDMOS器件的制作方法及VDMOS器件，第二子区部的深度大于第一子区部的深度，因此在对器件外加反偏电压时，形成的耗尽层可以抵消沟槽间形成的电场集中，从而提高了器件的击穿电压。

摘要： 本发明提供一种VDMOS的制造方法和VDMOS，该方法包括：在N型外延层上形成栅氧化层；在栅氧化层上形成多晶硅层，该多晶硅层的中间固定区域为绝缘区域，该多晶硅层的中间固定区域外的其他区域为掺杂区域；在N型外延层上依次形成P‑体区、N型源区、氮化硅层、P+区、介质层、接触孔和金属层。本发明实施例彻底消除了现有VDMOS的栅‑漏电容。

摘要： 本发明提供了一种VDMOS器件的制作方法及VDMOS器件，其中，VDMOS器件，包括：N型衬底，还包括：位于N型衬底的第一表面上相对两侧的场氧化层；位于第一表面上的场氧化层之间的P型体区；位于P型体区上的N型源区；位于N型源区上的栅氧化层；位于栅氧化层上的具有开口的多晶硅层；位于场氧化层、多晶硅层以及栅氧化层上的介质层，介质层经刻蚀至P型体区，形成接触孔；位于介质层和P型体区上的第一金属层，第一金属层经光刻与刻蚀后形成VDMOS器件的栅极与源极的电极；位于N型衬底上与第一表面相对的第二表面上的第二金属层。本发明提供的方案完全避免了栅漏电容的存在，解决了平面型VDMOS器件的结构中栅漏之间存在电容影响动态特性的问题。

摘要： 本发明提出一种抗单粒子效应VDMOS器件的形成方法及VDMOS器件，包括：提供具有第一掺杂类型的衬底；在所述衬底的其中一个面上向外延伸生长出具有所述第一掺杂类型的外延层；在所述外延层背离所述衬底的一侧形成具有第二掺杂类型的体区、体接触区以及具有所述第一掺杂类型的源区；在所述外延层上垂直于所述衬底与所述外延层的接触面方向蚀刻形成沟槽区，所述沟槽区穿过所述体区和所述体接触区；通过具有所述第二掺杂类型的多晶硅对所述沟槽区进行填充，形成第一填充区，所述第一填充区不与所述体区和所述体接触区电性连接，通过绝缘介质填充所述沟槽区的剩余区域；本发明可大幅提高VDMOS器件的抗单粒子烧毁和抗单粒子栅穿能力。

摘要： 本发明公开一种VDMOS晶体管及其制作方法。其中，所述VDMOS晶体管包括衬底、形成在所述衬底上的第一外延层、形成在所述第一外延层上的第二外延层、形成在所述第二外延层上的栅、形成在所述第二外延层内的第一源区与第二源区，以及形成在所述第二外延层内的隔离槽结构。所述第二外延层的掺杂浓度大于所述第一外延层的掺杂浓度，并且，所述第一、二外延层具有相同的导电类型。所述隔离槽结构位于所述第一源区与第二源区之间并且位于所述栅的下方。本发明的VDMOS晶体管及其制作方法，既可降低VDMOS晶体管的导通电阻，也可维持其击穿电压。

摘要： 本发明提供了一种降低VDMOS恢复时间的工艺方法及其VDMOS半导体器件，涉及半导体器件制造技术领域，所述降低VDMOS恢复时间的工艺方法包括对接触孔刻蚀后的硅片依次进行减薄、背面注入、高温烘焙和金属溅射处理，解决了传统工艺方法因掺杂的重金属外逸导致半导体器件制造成本过高的技术问题，本发明提供的降低VDMOS恢复时间的工艺方法不仅节省了设备采购费用，降低了半导体器件的制造成本，而且降低了VDMOS的恢复时间、零栅压漏极电流、外延片的电阻率及外延层厚度，同时也减少了外延材料的采购成本，应用前景广泛。