存储器芯片

摘要： 0引言21世纪初,一个新的技术时代正式开启。许多互联网公司因网络泡沫而濒临破产之际,微控制器制造商却正忙于开发和推出新的产品线,这些产品的填充将不断扩展物联网的应用领域。到2010年,微控制器已经在全世界的专业工程师、学生,以及创作者和艺术家中间得到广泛的推广。早在2000年之前,微处理器就被用于几乎所有涉及电子领域的工程中。一个微处理器只由中央处理器(CPU)组成,如果没有几个外部设备支持模块(如程序和数据存储器、时钟电路、I/O和中断模块),它是没有用的。在一个典型的基于微处理器的应用中,可能需要四五个这样的外部模块(见图1)。基于微处理器的系统的缺点是总功耗相当高,每个外部模块都有大量的引脚,因此几乎不可能在试验板上连接和测试这样的系统。例如,存储器芯片的接口是使用由许多导线组成的地址和数据总线来完成的。

摘要： 近日，一张疑似紫光DDR4的内存上机照在网上曝光。紫光于12月26日在全景网投资者互动平台正式回应：“关于DDR4产品的报道并不确切，公司正在开展DDR4存储器芯片及模组的设计开发工作，按照计划产品将在2018年开始逐步推向市场。”据悉，紫光集团在2017年1月宣布投资2000亿元人民币在南京建设半导体产业基地，一期建成后将月产晶圆硅晶片10万片。

摘要： 赵建坤介绍了海康探索新型存储器芯片MRAM的发展历程。他说,海康是做监控的,更是做存储的,因为海康本身起步于中电科52所,即计算机外部设备研究所,现在做存储芯片,并不是心血来潮,而是回归初心,做好本业。中电海康将专注于MRAM嵌入式内核的开发和工艺实现,跟国内CMOS芯片加工企业如台积电、中芯国际等合作,为客户提供完整的交钥匙服务。为了打造更广阔的产业生态,海康将在现有中试线厂房设施和主要设备的基础上,增添必要的关键设备、仪器,从而支持RRAM、MEMS、光电子等产品技术的研发,建设一条国内最先进的、开放式的研发、中试平台,面向国内外同行“共享、共赢”。

摘要： 中国科学院上海微系统与信息技术研究所宋志棠团队近期在国产新型存储器材料上取得重大突破,创新提出一种高速相变材料的设计思路,打破了国外技术壁垒。该成果近日在线发表于《科学》杂志。存储器是集成电路最重要的技术之一,能否开发自主知识产权的存储器芯片事关国家信息安全。目前,国际上通用的存储器材料是＂锗锑碲＂。近年来,消费电子产品的普及对存储器芯片的功耗、寿命、尺寸、

摘要： 加利福尼亚州圣克拉拉的应用材料公司介绍了应用生产商Selectra系统，这是业界第一个极度选择性蚀刻工具，它提供了新材料的工程能力，可以持续扩展3D逻辑和存储器芯片。“在生产先进芯片中最重要的障碍之一是选择性地去除特定材料而不损坏多层器件中的其他暴露材料。”

摘要： 据报道，日本东芝已决定在日本北部岩手县建设一座新的半导体生产厂。东芝目前正寻求出售其存储器芯片业务以筹集资金。

摘要： 据报道，紫光国芯日前公告，由于本次重大资产重组的标的资产长江存储的存储器芯片工厂项目投资规模较大，目前尚处于建设初期，短期内无法产生销售收入，公司认为收购长江存储股权的条件尚不够成熟，同意终止本次股权收购。另外，公司与拟新增标的资产交易对方的谈判目前仍没有达成最终意向，且预计难以在较短时间内形成切实可行的方案。公司决定终止筹划本次重大资产重组事项，近日起复牌。

摘要： 韩国三星电子表示,计划在韩国至少投资21.4万亿韩元（186.3亿美元）,以扩大公司在存储器芯片和下一代智能手机显示器方面的领先优势。近日,三星电子平泽工厂全球最大规模半导体生产线正式投产。三星电子将在该工厂生产第四代64位V-NAND，月产能可达20万片，并计划持续扩充生产设备，解决近年来全球半导体市场上供不应求的局面。

摘要： 北京航空航天大学与中国科学院微电子研究所的研究人员联合制备出了国内首个80nm自旋转移矩-磁随机存储器芯片（STT—MRAM）器件。

摘要： 近日，由国家存储器基地主要承担单位长江存储科技有限责任公司（以下简称“长江存储”）与中国科学院微电子研究所联合承担的3DNAND存储器研发项目取得新进展。据长江存储CEO杨士宁介绍，32层3DNAND芯片顺利通过电学特性等各项指标测试，达到预期要求。该款存储器芯片由长江存储与微电子所三维存储器研发中心联合开发，在微电子所三维存储器研发中心主任、长江存储NAND技术研发部项目资深技术总监霍宗亮的带领下，

摘要： 存储器芯片是一种应用广泛的数字集成电路,必须经过许多必要的测试以保证其功能正确.对于其入厂检测来说,测试向量不仅要自行开发,而且需要达到一定的覆盖率才能检测出存储器的绝大部分功能性错误,这对测试方法、测试设备提出了较高的要求.本文分析了V93000测试系统上存储器测试向量开发的工作原理,讨论了存储器的测试方法,并基于V93000测试系统实现了存储器的测试.

摘要： 一种存储器模块，其包括至少一个CAR和多个设置的DRAM，以使多个DRAM在模块基底的一个表面和另一表面上彼此相近和相邻。DRAM被分为多个存储器组。这些存储器组的彼此相邻的存储器组彼此配对。这对存储器组中的一个是1阶存储器组，且另一个是2阶存储器组。这对存储器组通过具有有一短的短线的T形分支结构的短线路连接到CAR上。在信号接收侧的存储器组对中的一个执行开放端的职责。该主动终止由在信号非接收侧的存储器组对中另一个的终端电阻执行。于是，本发明的存储器模块的构造使得能够在写入和/或读取高速信号期间减小波形失真并可靠达到存储器容量。

摘要： 本发明公开了一种存储器测试方法、存储器芯片及存储器系统，所述测试方法，依据存储芯片的不同性能进行不同测试条件的测试；所述不同测试条件至少为两个。所述不同测试条件至少包括第一测试条件和第二测试条件；所述第二测试条件比第一测试条件更严格。本发明的优点是：通过对不同的测试条件进行分类测试，依据不同测试条件的难易程度和对芯片性能的影响程度进行区别的测试和分类，一方面能够对芯片高效的分类测试，从而节省测试时间和测试成本，另一方面能够充分发挥存储器的性能，发掘在特定测试条件下存储器芯片的最佳性能。

摘要： 一种用于在串行闪速存储器中XIP的基于优先级的闪速存储器控制装置、使用其的存储器管理方法、及其存储器芯片。通过将优先级分配到串行闪速存储器的各个页，并且根据它们的优先级将从串行闪速存储器检索的页存储在系统存储器或高速缓存存储器来提供有效的存储器管理。使用根据本发明的闪速存储器控制装置的存储器管理方法，包括：如果从主控制单元接收用于读取给定逻辑地址的数据的请求，则通过参考预定的地址转换表来搜索相应的逻辑地址的数据；和根据搜索的结果从系统存储器或高速缓存存储器读取相应的逻辑地址的数据，并且将读取的数据发送到主控制单元。

摘要： 本发明涉及双列存储器模块的堆叠式DRAM存储器芯片和双列存储器模块。该双列存储器模块(DIMM)的DRAM存储器芯片具有：(a)预定数目(M)的堆叠式DRAM存储器管芯；(b)每个DRAM存储器管芯可通过相应的存储器队列信号(r)选择；(c)每个DRAM存储器管芯包括存储单元阵列；(d)由地址线构成的公用内部地址总线是为寻址存储单元设置的并连接到全部M个堆叠式DRAM存储器管芯；(e)由内部数据线构成的M个内部数据总线是为把数据写入堆叠式存储器管芯的存储单元和从其中读出数据而设置的；(f)设置集成再驱动装置，它包括：(f1)为驱动施加在DRAM存储器芯片的地址焊盘的外部地址信号而设置的用于所有内部地址线的缓冲区；和(f2)复接/分接器，它把选定的DRAM存储器管芯的内部数据线切换到DRAM存储器芯片的数据焊盘。

摘要： 本发明提供一种存储器芯片、存储器系统以及访问该存储器芯片的方法。该存储器芯片包括衬底、第一存储单元以及第二存储单元。第一存储单元包括多个第一存储元件并且可以具有2n的第一存储容量。所述多个第一存储元件可以被配置为响应于第一选择信号而激活。第二存储单元包括多个第二存储元件并且可以具有2n+1的第二存储容量。所述多个第二存储器元件可以被配置为响应于第二选择信号而激活。

摘要： 包括存储器芯片和存储器控制器的存储器封装件。存储器封装件包括封装基板，其包括电源布线和接地布线。存储器封装件还包括设置在封装基板的上表面上方并且电连接至电源布线和接地布线的存储器控制器。存储器封装件还包括设置在存储器控制器上方并电连接至电源布线和接地布线的存储器芯片。存储器封装件附加地包括带通滤波器，该带通滤波器在封装基板的上表面上方设置在存储器控制器的一侧并包括串联连接的电感器和电容器。串联连接的电感器和电容器电连接在电源布线和接地布线之间。

摘要： 在一个实施例中，提供了一种存储器芯片。存储器芯片可以包括：芯片选择缓冲器，其被配置为接收芯片选择信号；命令缓冲器，其被配置为接收命令信号，其中，从芯片选择信号被激活开始经过一定时间以后，命令信号被输入，并且当命令信号被输入时，命令缓冲器被导通。

摘要： 本发明提供一种存储器、存储器芯片以及存储器数据存取方法。本发明的存储器包含多个存储器芯片。多个存储器芯片中的每一个包含第一体组、第二体组以及读取放大器及写入放大器。第一体组包含多个第一存储体。第二体组包含多个第二存储体。读取放大器及写入放大器分别耦接至第一体组及第二体组。读取放大器及写入放大器经配置以独立地存取不同体组。

摘要： 本发明公开了一种存储器测试方法、存储器芯片及存储器系统，所述测试方法，依据存储芯片的不同性能进行不同测试条件的测试；所述不同测试条件至少为两个。所述不同测试条件至少包括第一测试条件和第二测试条件；所述第二测试条件比第一测试条件更严格。本发明的优点是：通过对不同的测试条件进行分类测试，依据不同测试条件的难易程度和对芯片性能的影响程度进行区别的测试和分类，一方面能够对芯片高效的分类测试，从而节省测试时间和测试成本，另一方面能够充分发挥存储器的性能，发掘在特定测试条件下存储器芯片的最佳性能。

摘要： 一种用于在串行闪速存储器中XIP的基于优先级的闪速存储器控制装置、使用其的存储器管理方法、及其存储器芯片。通过将优先级分配到串行闪速存储器的各个页，并且根据它们的优先级将从串行闪速存储器检索的页存储在系统存储器或高速缓存存储器来提供有效的存储器管理。使用根据本发明的闪速存储器控制装置的存储器管理方法，包括：如果从主控制单元接收用于读取给定逻辑地址的数据的请求，则通过参考预定的地址转换表来搜索相应的逻辑地址的数据；和根据搜索的结果从系统存储器或高速缓存存储器读取相应的逻辑地址的数据，并且将读取的数据发送到主控制单元。