存储器件

摘要： 富勒烯、碳纳米管、石墨烯……新型碳材料领域的每一次发现,都对人类科技进步产生了重要影响。我国科学家成功创制了一种碳家族单晶新材料——单层聚合碳60,这是一种全新的簇聚二维超结构,为碳材料研究提供了全新思路。该研究由中国科学院化学研究所研究员郑健团队完成,相关成果15日在国际学术期刊《自然》在线发表。碳材料由于自身优异的力、热、光、电等属性,在晶体管、能源存储器件、超导等领域被广泛应用。

摘要： 提出一种低成本高可靠性的掉电保护电路设计方案,在检测到装置供电异常后触发存储器件硬件写保护信号,禁止一切写操作,保证数据不被改写。

摘要： 多铁性材料具有铁磁、铁电、铁弹等两种甚至更多的铁性特征,并且在相互耦合作用下可以产生更多的新的物理效应,从而广泛应用于新型磁电器件、自旋电子器件、信息存储器件等产品中。随着现代信息化、大数据的快速发展,电子器件和信息存储、处理器件的市场需求不断增加,对于性能的要求也越来越多,从而为多铁性材料开辟了广阔的市场前景。

摘要： 描述集成电路国际主流技术的发展方向,分析集成电路先进技术的发展趋势.包括NAND型存储器和新原理存储技术(磁阻存储技术MRAM、阻变存储技术RRAM)的阐述.

摘要： 随着现代计算机能力的不断发展,推动着存储器件朝着更高性能的方向发展。DDR5作为DDR4的后继者,能支持更快的传输速率和更高的容量。近日,三星电子宣布成功开发DDR5芯片,可提供更强大、更可靠的性能,支持现代服务器不断增长的需求。

摘要： 近日,中科院微电子所集成电路先导工艺研发中心罗军研究员课题组在STT-MRAM器件与集成技术研究领域取得了阶段性进展。该课题组联合北京航空航天大学赵巍胜教授团队以及江苏鲁汶仪器有限公司,基于200mm CMOS先导工艺研发线,自主研发原子层级磁性薄膜沉积、深紫外曝光、原子层级隧道结刻蚀以及金属互连等关键工艺模块,在国内首次实现了晶片级亚百纳米STT-MRAM存储器件制备,为新型定制化STT-MRAM非挥发存储器的研制奠定了基础。

摘要： 一块芯片的结构是什么样的?我们不妨把芯片看作一座车水马龙的繁华都市,都市里奔波的人们就是芯片里的电子。都市里有通勤的马路,芯片里有让电子通行的互连线;都市里有让人们暂时等待的车站与居住的酒店,芯片里有电容和存储器件等;都市里有控制人流通行与不通行(可用二进制的1和0表示)的路口,芯片里有晶体管;都市里有限制人流、避免侵入其他区域的围墙,芯片里有钝化层等。

摘要： 在《材料导报》新任主编黄维院士倡议下,由西北工业大学柔性电子研究院王学文教授、艾伟教授和程迎春教授共同担任客座编辑,期刊社策划了“柔性电子”专刊。聚焦柔性电子领域最新科研成果,包括有机光电材料、柔性有机/无机半导体材料、柔性逻辑器件与存储器件、可穿戴/可植入柔性传感器、柔性能源转换/能源存储器件、柔性电子微纳米加工技术、印刷电子技术、可弯曲/可拉伸/可折叠柔性电子系统等,将于2020年1月刊登。欢迎广大师生和研究人员踊跃投稿,征文截止日期2019年10月27日。

摘要： 在《材料导报》新任主编黄维院士倡议下,由西北工业大学柔性电子研究院王学文教授、艾伟教授和程迎春教授共同担任客座编辑,期刊社策划了“柔性电子”专刊。聚焦柔性电子领域最新科研成果,包括有机光电材料、柔性有机/无机半导体材料、柔性逻辑器件与存储器件、可穿戴/可植入柔性传感器、柔性能源转换/能源存储器件、柔性电子微纳米加工技术、印刷电子技术、可弯曲/可拉伸/可折叠柔性电子系统等,将于2020年1月刊登。欢迎广大师生和研究人员踊跃投稿,征文截止日期2019年10月27日。

摘要： In an attempt to provide a high density memory solution, especially for workstation and PC server, a stack chips package(referred to as "SCP"are as follows: SCP contains a plurality of both memory chips and lead frames within a molded plastic package, chip selection is made through the wire bonding option, resulting in the package with a memory capacity twice or four times that of monolithic chip; plural lead frames are electrically interconnected all at once, using metal solders electroplated on the lead frame surface, and SCP is found reliable and cost competitive when compared to other stack packages because it basically adopts the molded plastic packaging technology as well as the metal solder interconnection method. As electrical interconnection methods, both fluxless soldering joint of Ag/Sn and high pressure mechanical joint of Ag were evaluated extensively and they successfully provided a reliable electrical conduction path without any signal degradation. Temperature cycle test and pressure cooker test were proved not to produce any micro cracks across the joint.%为了提供高密度存储解决方案,特别是工作站和PC服务器,研讨了堆叠芯片封装(SCP)技术.SCP封装技术的主要特点为:在模塑塑料封装内部SCP包含多个双存储芯片和引线框架;芯片挑选通过丝焊技术选择完成,形成单个芯片存储容量2倍或4倍的封装;采用在引线框架表面电镀金属焊料的方法,使多个引线框架与整体实现电连接;与别的堆叠封装相比,SCP封装既可靠又有成本竞争力,原因在于SCP封装主要采用了模塑塑料封装技术以及金属焊料互连方法.作为电互连方法,广泛地评定Ag/Sn无钎剂钎焊点和Ag高压机械焊点,并成功地提供可靠的电传导路径而无任何信号衰减.温度循环试验和高压蒸煮试验证明,沿焊点不会产生任何微裂纹.

摘要： S.Tiwari等提出的纳米晶非易失浮栅存储器具有功耗低，擦写速度快，存储密度高等诸多优点，使之有望取代传统的多晶硅浮栅存储器。选择半导体材料(Si、Ge)作为纳米晶浮栅，可以较好地与现有的集成电路工艺线兼容。当尺寸进一步缩小时，作为栅介质的SiO2厚度越来越薄，导致电荷直接隧穿几率指数增长，大大减小了存储时间。依据上述背景，笔者制作了双层非易失性存储器件单元，其中以Ge, Si纳米晶作为存储介质，使用HfA1O 替代SiO2栅介质。电荷存储特性测试表明，该非易失性存储器件具有较宽的存储窗口和较长的存储时间。

摘要： DDR3作为目前主流的存储器件,具有功耗低、速度快等优点.DDR3控制器通过WRITE LEVELING对DDR3写时序提供准确的延迟补偿,满足DDR3写时序的规范要求.本文提出一种两步走的WRITE LEVELING软件实现方法.首先调节CLK信号延时,再调节DQS信号的延时.该方法较传统方法有利于提高WRITE LEVELING软件实现方法的通用性.DDR3高频工作等具体应用中的问题采用本文提出的方法也得到很好的解决.

摘要： 氧空位的相对移动及在电极/铁电薄膜界面的捕获是引起铁电薄膜器件产生疲劳的一个重要原因。本文在明确相关疲劳机理的基础上,采用sol-gel和磁控溅射的方法在Si衬底上成功制备了PbZrTiO/BaPbO/Pt异质结构。与在传统的Pt底电极上的PZT铁电薄膜器件相比。在BaPbO/Pt电极上制备的PZT薄膜器件具有更为优良的铁电性能。剩余极化强度为26μC/cm,矫顽电场为86KV/cm。在经过10次极化反转后,极化强度值基本保持不变,显示了优良的抗疲劳特性。

摘要： 本文总结了近年来信息存储技术的发展现状和下个世纪初的发展趋势，内容包括磁盘、光盘、RAM、新型存储器件和存储系统的组织等。

摘要： 每个存储单元由一对磁存储元件构成。所述磁存储元件分别通过一对防逆电流二极管使其一端连接到读出位线而使其另一端连接到读出字线。在读出字线的接地端设置恒流电路。所述恒流电路具有固定流过读出字线的电流的功能并且由恒压发生二极管、晶体管和限流电阻器构成。

摘要： 本申请涉及一种存储器器件的制造方法、存储器器件和存储器系统。该制造方法包括：提供半导体结构，该半导体结构包括堆叠层，堆叠层包括交替堆叠的牺牲层和电介质层；去除堆叠层中的牺牲层，在去除牺牲层之后所形成的空隙中填充导电材料以形成栅极层；以及形成多个接触孔，每个接触孔贯穿堆叠层中的若干层而分别到达各自预定深度的栅极层。本申请的存储器器件的制造方法通过将堆叠结构中的刻蚀选择比较低的牺牲层‑电介质层替换为刻蚀选择比较高的栅极层‑电介质层，然后在通过刻蚀堆叠层中的栅极层‑电介质层获得准确达各自预定深度栅极层的多个开口。

摘要： 提供了一种存储器件、用于控制存储器件的控制器、包括存储器件的存储系统以及存储器件的操作方法。所述存储器件包括：存储单元阵列，所述存储单元阵列包括设置在字线和位线的交叉处的多个存储单元；纠错电路，所述纠错电路被配置为从所述存储单元阵列读取数据并且纠正所读取的数据中的错误；以及错误检查和清理(ECS)电路，所述ECS电路被配置为对所述存储单元阵列执行清理操作，其中，所述ECS电路包括第一寄存器和第二寄存器，所述第一寄存器被配置为存储在所述清理操作中获得的错误地址，所述第二寄存器被配置为存储从外部设备接收的页面离线地址。

摘要： 提供了一种改进了时钟信号的可靠性的存储器件。该存储器件包括数据模块，该数据模块包括：时钟信号发生器，被配置为从缓冲器接收内部时钟信号，并基于内部时钟信号生成具有不同相位的第一内部时钟信号、第二内部时钟信号、第三内部时钟信号和第四内部时钟信号；以及第一数据信号发生器，被配置为基于第一数据和第一内部时钟信号生成第一数据信号，基于第二数据和第二内部时钟信号生成第二数据信号，基于第三数据和第三内部时钟信号生成第三数据信号，以及基于第四数据和第四内部时钟信号生成第四数据信号。

摘要： 本申请公开了一种浮栅存储器件及其控制方法、3D存储器件与2D存储器件，该浮栅存储器件包括：浮栅；控制栅，位于浮栅上方；夹在浮栅与控制栅之间的第一介质层；半导体衬底；第二介质层，夹在浮栅与半导体衬底之间；以及源区与漏区，位于半导体衬底中，并位于浮栅两侧。其中，第一介质层的材料包括铁电材料，在浮栅存储器件的初始状态下，第一介质层进行一次性负电压预处理以使浮栅与控制栅之间的电容变为负值，使得该电容与浮栅存储器件的总电容之比大于1，从而减小了施加在控制栅的栅极电压，降低了存储器件的工作电压。

摘要： 本发明涉及存储器件，具体地涉及电阻地开关的存储器件，比如相变随机存取存储器(“PCRAM”)。公开了一种方法，其中非导电材料纳米线形成为用作产生导电材料纳米管的模子。在纳米管的顶部上沉积开关活性材料块，因此纳米管的环形前端面耦合于开关活性材料，并因此形成底部电极接触部。

摘要： 一种存储器件包括存储器单元，该存储器单元包括底电极，顶电极以及设于所述底电极和所述顶电极之间的介电层。所述底电极具有第一宽度W1。所述顶电极具有顶面，该顶面具有介于该顶面的两边缘之间的第二宽度W2。所述存储器单元具有从所述底电极的底面延伸至所述顶电极的顶面的第一高度H1。所述存储器件还包括与所述顶电极连接的顶部接触导线。该顶部接触导线具有宽度为第三宽度W3的顶面、处于两个相邻存储器单元之间的第二高度H2以及延伸于所述顶部接触导线的顶面与所述绝缘层之间的第三高度H3，其中，W1>W3>W2，而且H2>H1>H3。

摘要： 本申请提供一种存储器件、存储器系统以及存储器件的编程操作方法，该存储器件包括多个存储串，每个存储串包括被划分为多个层级的子存储串，每个子存储串包括多个存储单元、SSG晶体管、以及DSG晶体管，该方法包括：在预充电阶段，对位于多个层级中的第一层级的DSG晶体管、存储单元、以及SSG晶体管施加导通电压；在施加导通电压之后，经由每个存储串的两端施加预充电电压；以及在编程阶段，在对待编程的存储串包括的DSG晶体管施加漏极选择电压的同时，将其余存储串包括的DSG晶体管关断。

摘要： 本申请涉及制造存储器件的方法、存储器件、半导体器件和包括存储器件的存储器系统。制造存储器件的方法包括：提供第一晶圆，第一晶圆包括：第一衬底，具有第一侧和与第一侧相对的第二侧；第一电介质层，设置在第一衬底的第一侧上；多个器件结构，设置在第一衬底的第一侧处；以及深沟槽隔离结构，设置在第一衬底中并且设置在多个器件结构中的至少一些器件结构之间；提供第二晶圆，第二晶圆包括第二电介质层；将第一晶圆的第一电介质层与第二晶圆的第二电介质层互连；从第一衬底的第二侧减薄第一衬底，直至暴露深沟槽隔离结构。

摘要： 本发明公开了一种半导体存储器件和包括该半导体存储器件的存储器系统。该存储器系统包括：存储器控制器，该存储器控制器适于：通过根据激活命令对激活地址进行采样来生成第一目标地址，将激活地址与激活命令一起来提供，以及将第一目标刷新命令与第一目标地址一起来提供；和存储器件，该存储器件适于：通过根据该激活命令对该激活地址进行采样来生成第二目标地址，根据该第一目标刷新命令对与该第一目标地址相对应的至少一个字线执行目标刷新操作，以及根据第二目标刷新命令对与该第二目标地址相对应的至少一个字线执行该目标刷新操作。