大规模集成电路

摘要： 随着微电子、新型半导体材料和大规模集成电路技术的快速发展,对高纯液氯的质量要求不断提高,要求其具有更低的杂质含量,因此高纯液氯的纯化技术受到广泛关注。本文介绍了高纯液氯的基本性质和应用领域,概述了国内外高纯液氯的研制、纯化以及去除其中特定杂质的方法。展望了高纯液氯纯化技术的发展,高纯氯气作为重要的电子气体将发挥重要的作用,对该产品进行产业化生产十分必要。

摘要： 从上世纪70年代开始,经过半个多世纪的发展,信息通信从模拟信息技术、数字信息技术,正在进入智能信息技术阶段。社会信息化促使体力和机械劳动者越来越少,信息和智力劳动者越来越多。过去工厂的生产线需要多少有经验的装配工人?而今天现代化工厂的智能化车间根本看不到蓝领工人,大量人员都去了软件工作间。过去一个电话局需要多少话务员和机线维修人员?现在的大规模集成电路和稳定的光纤网络只需要很少的维修人员。

摘要： 写这篇文章前,回顾了一下我的工作历程,才发现我竟已参加工作10年了.工作中,从稚嫩到青涩再到成熟,我和电子行业互相见证了彼此的成长.应用广泛技术含量高“电子行业”是一个含义广泛的术语,是研制和生产电子设备、电子元件、电子器件及其专用原材料以及电子信息等所有与“电子”相关的行业的统称.电子行业是在电子科学技术发展和应用的基础上发展起来的,大规模集成电路和电子计算机的大量生产和使用,光纤通信、数字化通信、卫星通信技术等的发展,使电子行业成为一个迅速发展的高技术行业.

摘要： 构建基于LoRa的大规模集成电路工业洁净室沉降菌动态监测的无线传感器组网模型,采用LoRa技术实现对工业洁净室沉降菌动态监测的节点优化部署,结合随机路由探测和最短路径寻优方法,实现对工业洁净室沉降菌动态监测的节点动态控制和路由协议设计。设计计数电路实现对动态监测数据的计数处理,通过滤波检测器实现工业洁净室沉降菌动态监测和滤波控制,提高监测的稳定性和准确性,在嵌入式的集成DSP信息处理器中实现对系统的硬件集成开发设计。仿真测试结果表明,设计的动态监测系统稳定性较好,准确度较高,动态监测能力较强。

摘要： 写这篇文章前,回顾了一下我的工作历程,才发现我竟已参加工作10年了.工作中,从稚嫩到青涩再到成熟,我和电子行业互相见证了彼此的成长.应用广泛技术含量高“电子行业”是一个含义广泛的术语,是研制和生产电子设备、电子元件、电子器件及其专用原材料以及电子信息等所有与“电子”相关的行业的统称.电子行业是在电子科学技术发展和应用的基础上发展起来的,大规模集成电路和电子计算机的大量生产和使用,光纤通信、数字化通信、卫星通信技术等的发展,使电子行业成为一个迅速发展的高技术行业.

摘要： 构建基于LoRa的大规模集成电路工业洁净室沉降菌动态监测的无线传感器组网模型,采用LoRa技术实现对工业洁净室沉降菌动态监测的节点优化部署,结合随机路由探测和最短路径寻优方法,实现对工业洁净室沉降菌动态监测的节点动态控制和路由协议设计。设计计数电路实现对动态监测数据的计数处理,通过滤波检测器实现工业洁净室沉降菌动态监测和滤波控制,提高监测的稳定性和准确性,在嵌入式的集成DSP信息处理器中实现对系统的硬件集成开发设计。仿真测试结果表明,设计的动态监测系统稳定性较好,准确度较高,动态监测能力较强。

摘要： 中国科学院微电子研究所(以下简称“微电子所”)的前身——原中国科学院109厂成立于1958年。1986年,109厂与中国科学院半导体研究所、计算技术研究所有关研制大规模集成电路部分合并为中国科学院微电子中心。2003年9月,正式更名为中国科学院微电子研究所。

摘要： 对国内外标准中规定的大规模集成电路抽样方案要求进行了梳理,分析了上述抽样方案的内涵以及我国现行标准中规定的抽样方案要求对于当前大规模集成电路的适用性,研究提出了在大规模集成电路产品标准中确立有别于通用标准规定的特殊抽样方案要求的思路和建议.

摘要： 本文就集成电路程序设备进行研究,希望可以为纯水设备的发展提供借鉴.

摘要： 在长达半个多世纪的时间里,黄令仪参与了从分立器件、大规模集成电路到通用龙芯CPU芯片的研发过程,为我国计算机核心器件的发展作出了突出贡献。

摘要： 集成电路装配工艺是影响集成电路封装可靠性最重要的组成部分。简要介绍了影响大规模集成电路装配可靠性的三种主要失效机理，充分理解这些失效机理对于提高集成电路封装的可靠性具有十分重要的意义。

摘要： 大规模集成电路中,因电路板对外接口数量的限制,用ATE测试板内芯片具有一定的难度.使用板内FPGA实现RAM的测试,可以有效利用板内已有的硬件资源和拓扑结构,不需改动RAM内部物理结构,不额外增加板外测试电路.选用了RAM测试的March C+算法以及WL Wang等人提出的一种数据背景生成算法,设计了基于FPGA的测试平台和测试模块.根据各片RAM拓扑信息编写的软件,实现了RAM测试程序的自动生成.仿真和硬件实验验证了自动测试的有效性.

摘要： 片上网络是一种新兴的大规模集成电路的设计方法.片上网络的测试包括对内核、路由器和通信通道的测试.本文主要提出了一种新的片上网络内核测试方法.该方法通过重用片上网络通信结构,采用基于单播的多播数据传递方式,以及一种无死锁的完全自适应路由方法来传递测试数据,显著地提高了通信效率,提升了测试的并行性,降低了测试成本.

摘要： 结合数学回归分析与物理应力实验的方法，研究了集成电路抗辐射性能无损筛选技术。通过一定的外界能量注入以及总剂量辐照实验探究电路典型参数的应变情况与电路耐辐射性能的关系，并确定其辐射敏感参数；建立基于应力实验的电路抗辐射性能预估的线性多元回归方程，并对应力条件的回归方程进行实际辐照实验验证。结果显示，物理应力实验与数学回归分析结合的方法提高了无损筛选的可靠性。

摘要： 提出了初步的大规模SOI集成电路总剂量、单粒子辐照实验方法。研究了SOI CMOS MCS-51系列8位单片机、8k × 8 SOI SRAM在60Coγ辐照环境中的响应特性。通过对动态和静态两种偏置条件下电路的电离辐照敏感参数的分析，给出了大规模SOI集成电路：静态随机存储器(SRAM)微控制器(MCU)的”Co γ总剂量效应实验的结果。重点研究了微控制器(MCU)的单粒子实验流程，为大规模SOI集成电路的可靠性研究奠定了基础。

摘要： 深亚微米工艺下的高速逻辑设计是一个挑战,本文对大规模集成电路设计方法进行了研究,根据高速逻辑设计的需要对传统的大规模集成电路设计流程作了改进补充,并提出了高速逻辑优化设计方法。从工程实践的实际出发,本文对优化设计中需要注意的问题做了总结,最后给出了高速整数算术逻辑运算部件的优化设计实例。

摘要： 基于模拟的验证方法是当前应用最为广泛的芯片验证方法,然而随着集成电路设计规模的不断增大,模拟验证的不完备性问题显得越来越突出,编写激励变得越来越困难.对于FT-XDSP派发部件的验证由于结构的复杂性,指令组合的多样性,使得模拟验证变得非常困难,仅仅采用模拟验证方法难以达到全面高效的验证要求.本文采用一种形式化验证分析工具——IFV,基于SVA语言,以定理证明的形式化验证方法针对FT-X DSP派发部件在分支和中断接口关闭情况下的预译码,并行位编码,指令窗口生成以及再译码等功能进行了验证.实验结果表明,使用本文的方法可以很快发现存在的错误,IFV验证是全面和高效的.

摘要： 基于模拟的验证方法是当前应用最为广泛的芯片验证方法,然而随着集成电路设计规模的不断增大,模拟验证的不完备性问题显得越来越突出,编写激励变得越来越困难.对于FT-XDSP派发部件的验证由于结构的复杂性,指令组合的多样性,使得模拟验证变得非常困难,仅仅采用模拟验证方法难以达到全面高效的验证要求.本文采用一种形式化验证分析工具——IFV,基于SVA语言,以定理证明的形式化验证方法针对FT-X DSP派发部件在分支和中断接口关闭情况下的预译码,并行位编码,指令窗口生成以及再译码等功能进行了验证.实验结果表明,使用本文的方法可以很快发现存在的错误,IFV验证是全面和高效的.

摘要： 基于模拟的验证方法是当前应用最为广泛的芯片验证方法,然而随着集成电路设计规模的不断增大,模拟验证的不完备性问题显得越来越突出,编写激励变得越来越困难.对于FT-XDSP派发部件的验证由于结构的复杂性,指令组合的多样性,使得模拟验证变得非常困难,仅仅采用模拟验证方法难以达到全面高效的验证要求.本文采用一种形式化验证分析工具——IFV,基于SVA语言,以定理证明的形式化验证方法针对FT-X DSP派发部件在分支和中断接口关闭情况下的预译码,并行位编码,指令窗口生成以及再译码等功能进行了验证.实验结果表明,使用本文的方法可以很快发现存在的错误,IFV验证是全面和高效的.

摘要： 基于模拟的验证方法是当前应用最为广泛的芯片验证方法,然而随着集成电路设计规模的不断增大,模拟验证的不完备性问题显得越来越突出,编写激励变得越来越困难.对于FT-XDSP派发部件的验证由于结构的复杂性,指令组合的多样性,使得模拟验证变得非常困难,仅仅采用模拟验证方法难以达到全面高效的验证要求.本文采用一种形式化验证分析工具——IFV,基于SVA语言,以定理证明的形式化验证方法针对FT-X DSP派发部件在分支和中断接口关闭情况下的预译码,并行位编码,指令窗口生成以及再译码等功能进行了验证.实验结果表明,使用本文的方法可以很快发现存在的错误,IFV验证是全面和高效的.

摘要： 一种块间接口电路，其利用简单的电路，有效地防止由于切断LSI中的块的电源所引起的麻烦的出现(例如，由于在布线中的不稳定电势而导致的击穿电流流入)，使得信号在所述块间传送并且所述块的电源独立地被中断。在所述电路中，门电路112和114分别提供在相互传送信号的块102和104中，并且接口控制电路202动态地控制门电路112和114的各个输入电平。换言之，所述电路202将其电源被接通的块中的门电路112或114的输入电平固定为“L”，因此强制性地将该门电路的输出电平固定为“L”。

摘要： 在扫描测试电路设计中，在时钟树T的每个最后级元件101f中，使由该最后级元件101f所驱动的多个触发器电路互相串联(102a互相串联、102b互相串联、102c互相串联…)，构成子扫描链。然后，使从时钟树T的时钟供给点S算起的相对级数差最小(即，级数差为一级)的子扫描链互相连接。在使子扫描链互相进一步连接的时候，按从时钟延迟大的触发器电路向时钟延迟小的触发器电路进行数据移入的顺序连接。因此，插入在移位寄存器的数据传输线中、用以保证扫描移位寄存器的移位工作中的保持时间的延迟元件的数量减少，能够控制功耗。

摘要： 控制电子器件的电连接到中央处理单元(104)和存储器(105)的集成电路,包括(a)在该单元的操作模式下操作的外部功能块(103i),(b)传输内部信号到功能块的通信装置(110),(c)通过该装置电连接到功能块的寄存器,其特征为(c)至少两个寄存器(106,107)能按中央处理单元指示用存储器中的初始值初始化,和(d)开关(109)接收选择寄存器中一个的外部信号,信号通过该寄存器传到通信装置。操作模式转换时,该电路不再需要初始化寄存器。

摘要： 本发明公开了一种面向超大规模集成电路的故障注入电路，属于基本电子电路的技术领域。该电路包括故障注入模块和故障注入状态机模块。故障注入模块包括故障数据的生成，故障注入对象的选择和时分复用逻辑，故障数据的生成是对触发器添加查找表和数据选择器，根据故障类型生成不同的故障数据；故障注入对象的选择是为电路中所有的触发器依次分配唯一的ID编号，然后通过译码电路解析ID来选择特定的触发器注入故障；时分复用逻辑主要是将时间划分为故障注入和正常工作两个部分；故障注入状态机主要根据故障注入参数来控制故障注入过程从而模拟单粒子效应；在Zynq‑7000 SoC上实现该电路时可以通过PS和PL的交互优化故障注入机制，加快故障注入速度。

摘要： 本发明涉及一种降低大规模集成电路中电路功耗的方法，属于CMOS集成电路设计技术领域。该方法首先将电路中的逻辑门的阈值设为低阈值，计算每一个逻辑门的延时和最大缓冲时间；根据计算结果重新分配上述电路中各个逻辑门的缓冲时间，使得逻辑门的缓冲时间大于该逻辑门的在低域值和已知高域值下的延时差；用设定的逻辑门高阈值替换上述逻辑门中缓冲时间大于逻辑门延时差的逻辑门阈值。本发明的方法，在保证电路的功能的前提下，最大幅度的降低了低阈值逻辑门的数量，进而降低了电路中泄漏电流所产生的功耗。

摘要： 本发明提供一种包含CPU的大规模集成电路，其中将在外部存储器中存储的软件部分地结合到RAM中，从而可减小RAM的被用容量，还提供一种包括该大规模集成电路的光盘装置。在该包含CPU的大规模集成电路中，该RAM包括：一软件存储区域，其中存储有从外部存储器中逐个模块地读入的软件，和一项目表，其中存储有多个项目，这些项目每个都至少包括关于在软件存储区域中存储的一模块的位置和大小的信息。该CPU根据结合位置搜索程序，参照该项目表来决定要从外部存储器中读入到RAM的软件存储区域中的模块将被存储的位置。

摘要： 本申请公开了一种半导体大规模集成电路及半导体大规模集成电路制造方法。根据不分明，可以在小面积中形成基本逻辑门，并提供高度集成的微观结构。在nMOSFET和pMOSFET中，彼此相对地形成栅极电极，并隔着栅极绝缘层把半导体区夹在中间。nMOSFET和pMOSFET的各漏极区彼此连接。高电位加到pMOSFET的源极区，同时在高和低电位之间的中间电位加到nMOSFET的源极区。从而形成了与非门。在高和低电位之间的中间电位加到pMOSFET的源极区。低电位加到nMOSFET的源极区。从而形成了或非门。

摘要： 本发明公开了一种面向超大规模集成电路的故障注入电路，属于基本电子电路的技术领域。该电路包括故障注入模块和故障注入状态机模块。故障注入模块包括故障数据的生成，故障注入对象的选择和时分复用逻辑，故障数据的生成是对触发器添加查找表和数据选择器，根据故障类型生成不同的故障数据；故障注入对象的选择是为电路中所有的触发器依次分配唯一的ID编号，然后通过译码电路解析ID来选择特定的触发器注入故障；时分复用逻辑主要是将时间划分为故障注入和正常工作两个部分；故障注入状态机主要根据故障注入参数来控制故障注入过程从而模拟单粒子效应；在Zynq‑7000 SoC上实现该电路时可以通过PS和PL的交互优化故障注入机制，加快故障注入速度。

摘要： 本发明涉及一种基于大规模集成电路上的反射液晶投影(LCOS)中显示驱动电路，包括DVI连接器，DVI信号转换器，时钟电路，驱动板接口，串行数据接口，EEPROM存储器，SDRAM数据存储器，安全电路，电源产生电路，ITO电压、VP电压产生电路，LCOS显示芯片；还包括FPGA现场可编程器件；现场可编程器件对48bits数据进行帧写入和帧显示操作处理：其中帧写入将48bits数据写入SDRAM数据存储器中；帧显示从SDRAM数据存储器中读取数据，形成显示数据，经现场可编程器件输出驱动LCOS显示芯片；有益效果是：既能做到系统集成度高，又能适应系统对速度的要求，满足了显示的完整性和稳定性要求；高性能，低价位，用于三色光学驱动引擎，可产生高对比，高亮度，24位彩色影像。

摘要： 本发明涉及一种降低大规模集成电路中电路功耗的方法，属于CMOS集成电路设计技术领域。该方法首先将电路中的逻辑门的阈值设为低阈值，计算每一个逻辑门的延时和最大缓冲时间；根据计算结果重新分配上述电路中各个逻辑门的缓冲时间，使得逻辑门的缓冲时间大于该逻辑门的在低域值和已知高域值下的延时差；用设定的逻辑门高阈值替换上述逻辑门中缓冲时间大于逻辑门延时差的逻辑门阈值。本发明的方法，在保证电路的功能的前提下，最大幅度的降低了低阈值逻辑门的数量，进而降低了电路中泄漏电流所产生的功耗。