BiCMOS

摘要： 基于130 nm BiCMOS(Bipolar Complementary Metal Oxide Semiconductor)工艺提出一款超宽带低附加相移可变增益放大器.该设计采用可变增益放大器和开关衰减器的组合结构,其中可变增益放大器在宽带、高效率的反馈式放大器的基础上通过改变偏置实现增益控制,而开关衰减器的应用在拓宽增益控制范围的同时减小了偏置变化范围,从而减小了不同增益状态下的附加相移.提取版图寄生参数后的仿真结果表明:在1.6 V供电电压下,该可变增益放大器在3.5~11 GHz范围内增益平坦度小于±0.75 dB,增益控制范围为-22~10 dB,增益步进值为0.5 dB,噪声系数小于6.5dB,不同增益状态下的附加相移小于±5°,电路输出1 dB压缩点大于12 dBm,动态功耗小于155 mW.该可变增益放大器拓扑在满足项目需求的同时为减小可变增益放大器的附加相移提供了一种思路.

摘要： 随着无线通信技术的高速发展,对高频率高带宽的频率源需求愈加迫切。在高频大带宽频率源中,高性能的分频器是一个重要的部分。为满足高频宽带通信的应用需求,设计实现了基于电流模逻辑结构的高频宽带除8/9、16/17前置分频器。通过分析CML锁存器工作原理与性能,设计了优化参数的集合与门的CML结构D触发器、双路选择器、逻辑或门结构,并基于该D触发器、选择器、或门设计了除8/9、16/17前置分频器。前置分频器使用0.18μm SiGe BiCMOS工艺流片并测试,测试结果表明,在3.3 V电源电压下,分频器工作频率可达20 MHz~8 GHz,带宽约8 GHz,功耗6.6 mW。与其他设计相比,设计的分频器功耗低同时还具有较高的工作频率和大的带宽。

摘要： 基于0.18μm SiGe BiCMOS工艺,实现了一个8~14 GHz的宽带功率放大器芯片.通过采用增益分布技术有效地拓展了放大器的工作带宽而又不会显著恶化增益;利用基于变压器的功率合成技术,显著地提高了放大器的输出功率.测试结果表明,放大器获得了27 dB的峰值增益,6 GHz的3dB带宽,其中带宽比为54.5%.在3dB范围内,放大器获得了17.5~20.5 dBm的饱和输出功率,以及12~18%的附加效率.包含压焊盘在内的芯片约为1.0 mm 2.

摘要： Dear editor,With the development of silicon-based processes,a variety of RF devices have become possible to be designed at frequencies above 100 GHz[1].Besides,sub-terahertz systems operating in D-Band have the potential to be applied to a wide range of applications,such as high-resolution radar,energy detection,and broadband ultra high-speed communication[2].

摘要： 设计了一款应用于X波段相控阵系统的6位数字衰减器,该衰减器具有高线性度和低附加相移的特点.对常规开关Pi型衰减器的附加相移和线性度进行了分析,通过电感和电容补偿技术,实现了在宽带频率范围和不同衰减状态下都具有低的附加相移.此外,利用浮动衬底技术来实现较高的线性度.该衰减器基于0.13μm的BiCMOS工艺设计.仿真结果显示该衰减器的插入损耗为6.67 dB,10 GHz下在最小衰减和最大衰减处的1 dB压缩点输入功率分别为15.5 dBm和10 dBm.

摘要： 针对无线局域网前端接收机2.5GHz的应用,提出了一种硅锗工艺低噪声差分放大器.采用差分级联放大器结构既能抑制输入端的共模噪声信号,又能因级联结构的高增益而抑制电路的噪声,确保电路的高性能;同时选用JAZZ 0.35μm 1P4M锗硅BiCMOS工艺来制作.该放大器能有效地提供了50Ω输入阻抗匹配且具备良好的温度特性.在频点2.5GHz时,放大器的最大小信号电压增益为29.1dB,噪声系数1.3dB,输入/输出回波损耗都优于-11dB,输入3阶交调点为-0.24dBm.在直流电源电压3V供应下,低噪声放大器消耗电流为3.7mA.仿真结果表明,与其他文献相比,该放大器有更高的电压增益和更低的噪声,可以更加有效地应用于无线局域网及相关频点领域.

摘要： 基于0.18 μm SiGe BiCMOS工艺,设计了应用于一款“10-Gbps跨阻放大器(TIA)”芯片的带隙基准电压源.该带隙基准电压源工作在3.0V～3.6V的电源电压下,输出基准参考电压为1.2V,温度系数为10.0 ppm/°C,低频时电源抑制比为-69 dB,具有良好的性能.应用该带隙基准电压源完成了TIA芯片中偏置电路模块的设计,该偏置电路除了提供偏置电流外,还具备带宽调节功能,可实现对TIA输出电压信号带宽进行7.9 GHz、8.9 GHz、9.8 GHz和10.1 GHz四档调节,提高了TIA芯片的应用性.目前,带隙基准电压源与偏置电路随TIA芯片正在进行MPW(多项目晶圆)流片.

摘要： In this paper, a new type of BiCMOS sense amplifier for the antifuse OTP memory was proposed.This sense amplifier consisted of operational structure, precharge and discharge control circuits. And it used the BiCMOS technology. This amplifier could successfully detect the antifuse which was programmed and still had very high resistance. Finally,the simulation was implemented with the library of TSMC 0.18um process and the tools of this process was Spectre simulator. The simulation result showed that the access time of this sense amplifier was only 13 ns, and indicated that the sense amplifier had very excellent performances in speed, stability and accuracy.%本文设计了一种应用于反熔丝型OTP存储器的新型BiCMOS灵敏放大器电路。本设计的电路运用了BiCMOS技术，以运放结构为基础，结合预充电和放电控制机制，能够将编程后呈高阻抗状态的反熔丝成功读出为导通状态。最后，在TSMC公司的0．18μm工艺库下进行Spectre仿真，仿真结果显示最大读取时间仅为13 ns，同时仿真结果验证该灵敏放大器具有读取速度快，读取数据稳定以及准确性高的特点。

摘要： 提出了一种高精度带隙基准电压源,电路采用了与温度成正比的电压补偿二极管压降的负温度特性,得到了与温度无关的基准电压源,并且利用双二极管串联模式提高了带隙结构的精度,并给出了计算和分析.电路采用0.5μm BICMOS工艺实现,仿真的结果表明,在3.3 V电压下,电路的功耗为25μW,在温度-40-125°C范围内,输出的电压为1.239 V,温度系数为10 ppm/°C.

摘要： 本文设计了一个在0.8μm BiCMOS工艺、低于1V电源电压下的带隙基准电压源,能稳定产生0.61V的基准电压.该电路中采用了一种系统失调仅912μV的新型运算放大器；采取了T型电阻网络和加入曲率补偿支路的方法,实现了大于59dB电源抑制比和-30°C至150°C范围内11.7ppm/°C的温度系数。

摘要： 本文设计了一个在0.8μm BiCMOS工艺、低于1V电源电压下的带隙基准电压源,能稳定产生0.61V的基准电压.该电路中采用了一种系统失调仅912μV的新型运算放大器；采取了T型电阻网络和加入曲率补偿支路的方法,实现了大于59dB电源抑制比和-30°C至150°C范围内11.7ppm/°C的温度系数。

摘要： 本文设计了一个在0.8μm BiCMOS工艺、低于1V电源电压下的带隙基准电压源,能稳定产生0.61V的基准电压.该电路中采用了一种系统失调仅912μV的新型运算放大器；采取了T型电阻网络和加入曲率补偿支路的方法,实现了大于59dB电源抑制比和-30°C至150°C范围内11.7ppm/°C的温度系数。

摘要： 本文设计了一个在0.8μm BiCMOS工艺、低于1V电源电压下的带隙基准电压源,能稳定产生0.61V的基准电压.该电路中采用了一种系统失调仅912μV的新型运算放大器；采取了T型电阻网络和加入曲率补偿支路的方法,实现了大于59dB电源抑制比和-30°C至150°C范围内11.7ppm/°C的温度系数。

摘要： 制作了BICMOS工艺金属化电迁移测试结构的剖面样品,拍摄了该剖面的SEM像,用SEM测量了剖面样品的多条金属化电迁移测试结构的宽度和厚度,包含金属1和金属2两部分,测量结果表明,测量值的平均值和设计值是一致的,但在不同的金属条上测得的值有一个明显的波动,预示出需要进一步优化工艺的稳定性.介绍了几个代表目前最高工艺水平的PIII(1.2GHz)芯片的SEM剖面结构图,从图中能够清楚地看出金属2至金属5的通孔结构,金属1与多晶的连接,及N沟MOS管和P沟MOS管的结构形状,直观地展示出了PIII芯片的工艺技术水平.

摘要： 制作了BICMOS工艺金属化电迁移测试结构的剖面样品,拍摄了该剖面的SEM像,用SEM测量了剖面样品的多条金属化电迁移测试结构的宽度和厚度,包含金属1和金属2两部分,测量结果表明,测量值的平均值和设计值是一致的,但在不同的金属条上测得的值有一个明显的波动,预示出需要进一步优化工艺的稳定性.介绍了几个代表目前最高工艺水平的PIII(1.2GHz)芯片的SEM剖面结构图,从图中能够清楚地看出金属2至金属5的通孔结构,金属1与多晶的连接,及N沟MOS管和P沟MOS管的结构形状,直观地展示出了PIII芯片的工艺技术水平.

摘要： 制作了BICMOS工艺金属化电迁移测试结构的剖面样品,拍摄了该剖面的SEM像,用SEM测量了剖面样品的多条金属化电迁移测试结构的宽度和厚度,包含金属1和金属2两部分,测量结果表明,测量值的平均值和设计值是一致的,但在不同的金属条上测得的值有一个明显的波动,预示出需要进一步优化工艺的稳定性.介绍了几个代表目前最高工艺水平的PIII(1.2GHz)芯片的SEM剖面结构图,从图中能够清楚地看出金属2至金属5的通孔结构,金属1与多晶的连接,及N沟MOS管和P沟MOS管的结构形状,直观地展示出了PIII芯片的工艺技术水平.

摘要： 制作了BICMOS工艺金属化电迁移测试结构的剖面样品,拍摄了该剖面的SEM像,用SEM测量了剖面样品的多条金属化电迁移测试结构的宽度和厚度,包含金属1和金属2两部分,测量结果表明,测量值的平均值和设计值是一致的,但在不同的金属条上测得的值有一个明显的波动,预示出需要进一步优化工艺的稳定性.介绍了几个代表目前最高工艺水平的PIII(1.2GHz)芯片的SEM剖面结构图,从图中能够清楚地看出金属2至金属5的通孔结构,金属1与多晶的连接,及N沟MOS管和P沟MOS管的结构形状,直观地展示出了PIII芯片的工艺技术水平.

摘要： 制作了BICMOS工艺金属化电迁移测试结构的剖面样品,拍摄了该剖面的SEM像,用SEM测量了剖面样品的多条金属化电迁移测试结构的宽度和厚度,包含金属1和金属2两部分,测量结果表明,测量值的平均值和设计值是一致的,但在不同的金属条上测得的值有一个明显的波动,预示出需要进一步优化工艺的稳定性.介绍了几个代表目前最高工艺水平的PIII(1.2GHz)芯片的SEM剖面结构图,从图中能够清楚地看出金属2至金属5的通孔结构,金属1与多晶的连接,及N沟MOS管和P沟MOS管的结构形状,直观地展示出了PIII芯片的工艺技术水平.

摘要： 制作了BICMOS工艺金属化电迁移测试结构的剖面样品,拍摄了该剖面的SEM像,用SEM测量了剖面样品的多条金属化电迁移测试结构的宽度和厚度,包含金属1和金属2两部分,测量结果表明,测量值的平均值和设计值是一致的,但在不同的金属条上测得的值有一个明显的波动,预示出需要进一步优化工艺的稳定性.介绍了几个代表目前最高工艺水平的PIII(1.2GHz)芯片的SEM剖面结构图,从图中能够清楚地看出金属2至金属5的通孔结构,金属1与多晶的连接,及N沟MOS管和P沟MOS管的结构形状,直观地展示出了PIII芯片的工艺技术水平.

摘要： 本发明公开一种包括双极晶体管和多晶硅/绝缘体/多晶硅电容器的biCMOS器件。该biCMOS器件在双极晶体管处可具有相对较低的串联电阻。该双极晶体管可具有理想的放大率。

摘要： 本发明提供了制造具有抬升外部基极的异质结双极晶体管的方法，其中，通过在抬升外部基极上形成硅化物，降低了基极电阻，所述硅化物以自对准的方式向发射极区域延伸。在形成抬升外部基极之后，将硅化物的形成结合到BiCMOS工艺流程中。本发明还提供了一种异质结双极晶体管，其具有抬升外部基极和位于抬升外部基极上的硅化物。在抬升外部基极上的硅化物以自对准的方式向发射极延伸。发射极通过衬垫与硅化物隔开。

摘要： 本发明提供一个新的低成本高性能BiCMOS集成电路器件的制造方法，包括：提供第一衬底；在所述第一衬底的第一表面上制备第一场效应晶体管以及形成第一双极晶体管的第一基极掺杂区和第一发射极掺杂区；在所述第一衬底的第一表面上形成覆盖第一栅极和第一表面的第一介电质层；提供第二衬底；将第二衬底与第一介质层键合；以第二衬底为底部衬托，第一半导体层厚度减至第二厚度，并形成第六表面；从第六表面注入第一双极晶体管的第一集电极掺杂区；由于从第六表面进行掺杂形成集电极掺杂区，既实现了场效应晶体管和双极晶体管兼容的集成，又形成了底部类似于SOI的介电质绝缘，同时降低了形成BiCMOS器件的难度和成本、提高了BiCMOS的器件性能。

摘要： 本发明公开了一种基于PAM4调制方式的BiCMOS光发射机驱动电路，所述电路包括：两个输入缓冲级，用于提供输入阻抗匹配；两个宽带放大器，用于提供增益，并提升带宽；一个电流模逻辑加法器，将两路NRZ信号叠加成一路PAM4信号，实现单路数据传输率翻倍；所述电流模逻辑加法器由连接相同负载电阻的两对NMOS管构建，以实现将两路NRZ信号叠加成一路PAM4信号，实现传输速率的翻倍；一个宽带输出缓冲级，在提供电路输出阻抗匹配的同时，集成两种带宽拓展方式，有效提升整个传输通路的带宽。本发明实现了无需数字模块的纯模拟域单片集成，且引入了无需电感的带宽拓展方式，大大降低设计复杂度，并提升了芯片集成度。

摘要： 本发明公开一种包括双极晶体管和多晶硅/绝缘体/多晶硅电容器的biCMOS器件。该biCMOS器件在双极晶体管处可具有相对较低的串联电阻。该双极晶体管可具有理想的放大率。

摘要： 本发明提供一种BiCMOS及其中的异质结双极晶体管制造方法，在形成异质结双极晶体管的抬高的非本征基区时，首先在外延硅中原位掺杂C和B，并且同时掺杂金属催化剂，然后对C进行等离子体处理以及激光退火，在Si外延层中形成石墨烯区域，由于石墨烯具有良好的迁移率，由此能够降低SiGe HBT的基极电阻，提高其射频性能。上述方法在传统BiCMOS器件工艺基础上通过对掺杂的C进行等离子体处理及激光退火就能在非本征基区内形成石墨烯区域，整个过程易于控制，易于与传统BiCMOS器件工艺集成。

摘要： 本发明提出了一种基于SiGe‑BiCMOS工艺的共源共基放大器，包括输入匹配单元、第一级差分共源共基单元、第二级差分共源共基单元、第三级差分共源共基单元、第四级差分共源共基单元、输出阻抗匹配单元；与四级单端结构的低噪声放大器相比，具有更好的抗噪声能力，并且可以在较低的频率下获得更高的增益；与五级差分结构的低噪声放大器相比，具有更强的稳定性。本发明在输入级采用MOS晶体管，相比HBT晶体管，在较高频率下获得了更低的噪声系数；输入级采用复合晶体管结构，提高了电路的功率增益；本发明采用的共源共基结构，减小了器件的密勒效应，有效地扩展了工作频带。

摘要： 本发明公开模拟BiCMOS工艺高应力边缘效应优化集成方法和高线性双多晶电容器，步骤包括：1)在N型阱表面的场氧化层上方淀积P1埃米的多晶电容器下极板多晶膜层，并完成N型光刻注入掺杂；2)淀积d1埃米的双多晶电容器第一层介质，并采用曝光刻蚀工艺完成双多晶电容器下电极边缘保护膜层的制作；3)淀积d2埃米的多晶电容器介质复合膜层，并采用曝光刻蚀工艺完成电容介质层结构制作；高线性双多晶电容器包括衬底、N型埋层、P型埋层、外延层、N型阱、自对准P型阱等。本发明通过在模拟集成电路可集成高线性双多晶电容器高应力边缘效应优化技术方案，显著改善了双多晶电容器的边缘效应。

摘要： 本发明涉及一种基于BICMOS工艺具有冷备份和短路保护功能的高速驱动电路100，该电路包括驱动级101、共模反馈电路102、短路保护电路103、冷备份电源偏置104等模块。此驱动电路100采用电流模架构，上电完成后，驱动器101开始工作，共模反馈电路102保证输出工作点满足驱动级协议要求，短路保护电路103监控输出端电压值，如果输出电压异常，短路保护电路将关闭驱动电路101，以免电路烧毁。电路同时支持冷备份使用，冷备份电源偏置104将输出端口到电源的漏电流控制在微安级以内，完全切断输出到电源的漏电通路。采用此架构适用于多种协议驱动器，满足多种使用条件，具备较强的保护能力和高速的驱动能力。

摘要： 本实用新型提出了一种基于SiGe‑BiCMOS工艺的四级差分放大器，基于区别于现行通用的GaAs CMOS工艺的SiGe BiCMOS工艺，SiGe BiCMOS产品具有更低的功耗、更小的体积和更高的集成度，而且可以和其他电路集成在一起，同时SiGe BiCMOS工艺的发展也使得这种电路实现更加可行，电路成本更低；本实用新型包括输入匹配网络、第一级、第二级、第三级、第四级差分结构电路。本实用新型与四级单端结构的低噪声放大器相比，具有更好的抗噪声能力，并且可以在较低的频率下获得更高的增益；本实用新型与五级差分结构的低噪声放大器相比，具有更强的稳定性。