外部存储器

摘要： 针对视频信号不兼容,显示分辨率不匹配的问题,设计了一种基于FPGA的视频信号转换硬件结构系统。首先通过信号解码模块将输入的视频信号解码,然后采用地址复用的方式进行控制两片外部存储器件DDR2进行帧频转换,最后使用查找表的方式实现双三次插值算法对图像进行放缩。提高了代码的复用率,降低了计算复杂度,最终实现了将输入信号分辨率范围为640×480到1 920×1 200,传输协议为VGA、AV、DVI的视频信号,统一转换成LVDS输出的分辨率为1 600×1 200,刷新频率为60 Hz,像素时钟为162 MHz的输出信号。经实验测试,本系统能够充分满足视频格式转化和分辨率提升的需求,能够在广泛的应用领域里解决数据传输的格式不兼容问题。

摘要： 运算器、控制器、存储器、输入设备和输出设备是计算机硬件的五个组成部分。每个部分都随着技术的发展而发展:芯片变得越来越小,功能越来越强大;显示器的分辨率越来越高;输入的方式也增加了触屏和语音识别等;而存储器的变化似乎更大……今天,我们就来聊一聊存储器的发展。电脑的存储器分为内部存储器和外部存储器。我们先来说说内部存储器的发展。

摘要： 异构多核技术的发展使微处理器的性能有了较大提升,而处理器与外部存储器之间的带宽差异限制了处理器的性能发挥,“存储墙”问题日益严重。针对一种用于高密度计算的异构多核SoC系统,文中提出了一套存储设计方案。该方案通过复用一些长时间闲置的本地空闲存储资源作为二级共享缓存来增加访存带宽,减少访问外部存储频率。分布式高速共享二级缓存结合多路并行访问外部存储的层次化存储结构,缓解了系统处理数据与外部存储器间的速度差异,提高了数据的存取效率,优化了系统的性能。综合资源消耗和计算效率,文中所提设计相比普通二级缓存节约了69.36%的片上SRAM资源,相比无缓存结构提高了41.2%的加速比,整体任务计算时间平均减少了约40.6%。

摘要： 当前外部存储器的带宽不断提高,文章针对多核片上系统(system-on-a-chip,SoC)工作过程中多个处理器核需要同时访问外部存储器的问题,设计了一种支持片内多运算单元并行访问同一外部存储器的接口结构.该并行访存控制器利用外部存储器与单个运算单元间的带宽差异实现并行访存,针对任务访存特点,采用多种并行访存方式,使用两级仲裁结构对任务进行仲裁.经测试,在使用DDR3作为外部存储器时,满载情况下,该并行访存控制器对外部存储器的平均带宽利用率最高能够达到84.738％,实际任务执行过程中平均带宽利用率最高能够达到54.653％.

摘要： 本文设计了一种基于单片机的外部FLASH读写系统.该系统可实现将某固定格式的文本数据写入外部FLASH中,供外部系统进行离线实时调用,从而实现相应的控制功能.该系统具有读写功能,可读出数据校验其写入的正确性.

摘要： 新产品集成能效极高的可编程处理器和低功耗功能，例如超级省电的待机模式，可以满足市场对低能耗蓝矛技术的全部需求。高强度射频信号保证无线连接稳健可靠，节省系统功耗;片上存储器为BLE软件和应用程序提供充足的存储空间，从而节省外部存储器，并简化系统设计。

摘要： 强大的特性组合让PIC24F"GB6"系列成为工业、计算机、医疗/健身设备和需要长电池寿命的手持设备以及无需外部存储器即可进行数据传输和存储的应用(如电表、HVAC控制、指纹扫描机和游戏机等)的理想之选。PIC24F 16位微控制器带有大容量双分区闪存,具有现场更新能力。该系列具有高达1024KB的闪存、32KB RAM、USB和先进的外设,使该元件特别适用于常开应用和需要大容量存储器的应用。

摘要： 正赛普拉斯半导体公司日前宣布,其用于物联网和其他无线应用的高集成度单芯片低功耗蓝牙解决方案现可提供加倍的内存。PSo C?4 BLE可编程片上系统和PRo C?BLE可编程片上射频解决方案均可提供256KB的闪存和32KB的SRAM选项,能为设计者提供空中在线(OTA)升级固件的灵活性,而无需外部存储器。具有该能力的器件与赛普拉斯原有的低功耗蓝牙解决方案管脚兼容,十分便于升级。赛普拉斯便于使用的PSo C Creator?集成开发环境(IDE)支持这一新款256KB低功耗蓝牙

摘要： Microchip Technology Inc.（美国微芯科技公司）日前宣布扩展其低功耗PIC？单片机（MCU）产品组合。全新PIC24F＂GB6＂系列包括具备纠错码（ECC）的高达1MB闪存和32KBRAM,是Microchip旗下首批提供如此大存储容量的16位MCU器件。这些新器件还拥有具备实时更新功能的双分区闪存,可以装载两个独立的软件应用程序,

摘要： 此系列Blackfin处理器由8款高性价比成员构成,搭载最高1MB内置SRAM,使许多应用无须采用外部存储器,同时也提供了一个可选的DDR存储器接口供用户进行扩展。该系列集性能、能效、集成度和价值等优势于一身。

摘要： 本文针对执行数据处理任务的星上应用DSP系统,以系统设计的角度,从外部存储器速度、外部存储器容量、软件可靠性三方面详细分析了限制DSP系统进一步提高性能的瓶颈,并且分别的提出了解决方案.应用这些方案到实际的星上DSP系统设计中,将大幅度的提高数据处理性能,提高DSP芯片在星上应用的可靠性.

摘要： 采用美国ATMEL公司的AT89C51SND1C芯片为主控制器,三星公司的闪存芯片K9F5608为外部存储器进行MP3硬件播放器设计与实现.重点研究外部存储去flash的存储结构,具体的指令操作.在flash的相关源程序编写中,主要有闪存操作的头文件定义和具体的源程序包括有产品认证模式定义,flash复位函数定义,读取闪存中某一扇区(page)的程序.

摘要： 本文介绍了图像滚动的原理，提出了存储器在数量、容量受限情况下的滚显解决方法，强调了器件选择、逻辑控制的注意事项。

摘要： 本文介绍了图像滚动的原理，提出了存储器在数量、容量受限情况下的滚显解决方法，强调了器件选择、逻辑控制的注意事项。

摘要： 本文介绍了图像滚动的原理，提出了存储器在数量、容量受限情况下的滚显解决方法，强调了器件选择、逻辑控制的注意事项。

摘要： 本文介绍了图像滚动的原理，提出了存储器在数量、容量受限情况下的滚显解决方法，强调了器件选择、逻辑控制的注意事项。

摘要： 本文介绍了图像滚动的原理，提出了存储器在数量、容量受限情况下的滚显解决方法，强调了器件选择、逻辑控制的注意事项。

摘要： 本发明的实施例提供了一种外部存储器控制器及基于外部存储器控制器的地址变换的方法，根据接收到的移位控制信号，对输入地址进行偏移控制，得到与当前存储器地址线高位或者低位对齐的输出地址。避免了可能存在的连线错误，提高了地址变换的灵活性，同时也增加了相应器件连线的灵活性，保证输出地址与存储器的地址线对齐，确保访问数据不出错。

摘要： 本发明的外部存储器管理装置能够防止被下载了的应用程序访问与该应用程序没有关系的外部存储器内的数据，更安全地管理对外部存储器的访问。外部存储器功能模块(15)是控制被下载到便携电话机(1)的应用程序访问外部存储器(2)的功能模块。该外部存储器功能模块(15)具备：取得用于确定被下载了的应用程序的绑定ID的绑定ID取得部件(156)；取得用于确定能够访问的应用程序的文件夹判别ID的判别ID取得部件(157)；对绑定ID和文件夹判别ID进行对照，在它们一致的情况下，控制该应用程序能够访问该文件夹的访问控制部件(158)。

摘要： 本发明的外部存储器管理装置防止为了访问外部存储器而生成的确定信息被其他应用程序非法篡改而假冒，能够更安全地管理对外部存储器的访问。外部存储器功能模块(15)是控制被下载到便携电话机(1)的应用程序(101A和101B)访问外部存储器(2)的功能模块。该外部存储器功能模块(15)具备：从应用程序(101A和101B)取得标识符的标识符取得部件(151)；根据由取得的标识符指定的识别信息，生成用于确定该应用程序的确定信息的生成部件(153)；将外部存储器(2)的规定区域确保为该应用程序用的文件夹的确保部件(154)；将生成的确定信息写入到外部存储器(2)的属性文件中的写入部件(155)。

摘要： 一种片外存储器访问控制器，用于实现嵌入式SoC芯片对外部存储器的访问，该控制器包括统一时序逻辑生成和控制单元(201)，时序特征码存储器(202)，可配置寄存器文件单元(203)，辅助定时刷新及计数模块(204)，地址生成单元(205)，数据传输通道(206)，片上总线接口(208)和外部存储器接口(209)。本发明通过特征码的形式将所有可能时序纳入到统一的设计结构中去，减少了繁琐的设计工作，并能够进一步的获得更紧凑的版图。这种统一的架构也为以后功能的进一步扩展和可重用性的提高打下了基础。

摘要： 描述了用于分别向外部存储器转储清除核存储器内容以及从外部存储器恢复核存储器内容的方法和装置。在一个实施例中，该装置是一种集成电路，该集成电路包括多个处理器核，该多个处理器核包括一个核，该一个核具有可操作以存储该一个核的数据的第一存储器，该一个核响应于接收到该一个核要从第一低功率空闲状态转变到第二低功率空闲状态的第一指示，以及接收到在该一个核外部生成的指示该一个核要将来自该第一存储器的数据存储到第二存储器的第二指示，将来自该第一存储器的数据存储到位于该处理器外部的第二存储器，该数据所存储在的该第二存储器中的位置可由该一个核访问且不可由该IC中的其他处理器核访问；以及耦合到该多个核以及位于该多个核外的功率管理控制器。

摘要： 本发明的实施例提供了一种外部存储器控制器及基于外部存储器控制器的地址变换的方法，根据接收到的移位控制信号，对输入地址进行偏移控制，得到与当前存储器地址线高位或者低位对齐的输出地址。避免了可能存在的连线错误，提高了地址变换的灵活性，同时也增加了相应器件连线的灵活性，保证输出地址与存储器的地址线对齐，确保访问数据不出错。

摘要： 本发明的外部存储器管理装置能够防止被下载了的应用程序访问与该应用程序没有关系的外部存储器内的数据，更安全地管理对外部存储器的访问。外部存储器功能模块(15)是控制被下载到便携电话机(1)的应用程序访问外部存储器(2)的功能模块。该外部存储器功能模块(15)具备：取得用于确定被下载了的应用程序的绑定ID的绑定ID取得部件(156)；取得用于确定能够访问的应用程序的文件夹判别ID的判别ID取得部件(157)；对绑定ID和文件夹判别ID进行对照，在它们一致的情况下，控制该应用程序能够访问该文件夹的访问控制部件(158)。

摘要： 本发明的外部存储器管理装置防止为了访问外部存储器而生成的确定信息被其他应用程序非法篡改而假冒，能够更安全地管理对外部存储器的访问。外部存储器功能模块(15)是控制被下载到便携电话机(1)的应用程序(101A和101B)访问外部存储器(2)的功能模块。该外部存储器功能模块(15)具备：从应用程序(101A和101B)取得标识符的标识符取得部件(151)；根据由取得的标识符指定的识别信息，生成用于确定该应用程序的确定信息的生成部件(153)；将外部存储器(2)的规定区域确保为该应用程序用的文件夹的确保部件(154)；将生成的确定信息写入到外部存储器(2)的属性文件中的写入部件(155)。

摘要： 描述了用于分别向外部存储器转储清除核存储器内容以及从外部存储器恢复核存储器内容的方法和装置。在一个实施例中，该装置是一种集成电路，该集成电路包括多个处理器核，该多个处理器核包括一个核，该一个核具有可操作以存储该一个核的数据的第一存储器，该一个核响应于接收到该一个核要从第一低功率空闲状态转变到第二低功率空闲状态的第一指示，以及接收到在该一个核外部生成的指示该一个核要将来自该第一存储器的数据存储到第二存储器的第二指示，将来自该第一存储器的数据存储到位于该处理器外部的第二存储器，该数据所存储在的该第二存储器中的位置可由该一个核访问且不可由该IC中的其他处理器核访问；以及耦合到该多个核以及位于该多个核外的功率管理控制器。

摘要： 提供一种内部存储器、外部存储器以及数据处理系统。提供一种存储器控制器、数据处理系统和电子装置。所述存储器控制器被配置为在联合模式下共享内部存储器和外部存储器之一的功能，其中，在联合模式下，外部存储器和内部存储器在逻辑上相互统一。