SOI

摘要： 半导体功率器件(即电力电子器件)是电力电子技术的三大核心基础之一,被比作电力电子装置的“CPU”。现有功率器件多采用Si基或SOI基,但是受限于自身材料特性的影响,在节能与转换效率方面越来越显示出他们的局限性。为解决上述问题,半导体功率器件除了继续对传统器件进行新理论和新结构的创新研究外,也正在遵循“一代材料、一代器件、一代装置、一代应用”的发展趋势,从传统的Si基和SOI基向宽禁带半导体SiC和GaN基进行扩展和延伸。

摘要： 本文在介绍驱动芯片的概览和PN结隔离(JI)技术基础上,介绍英飞凌的绝缘体上硅(SOI)驱动芯片技术。高压栅极驱动IC的技术经过长期的发展,走向了绝缘体上硅(silicon-on-insulator,简称SOI),SOI指在硅的绝缘衬底上再形成一层薄的单晶硅,相对于传统的导电型的硅衬底,它有三层结构,第一层是厚的硅衬底层,用于提供机械支撑,第二层是薄的二氧化硅层,二氧化硅是一种绝缘体,从而形成一层绝缘结构,第三层是薄的单晶硅顶层,在这一层进行电路的刻蚀,形成驱动IC的工作层。

摘要： SOI技术作为一种全介质隔离技术,有着许多体硅器件不可比拟的优势,如功耗低、速度快、抗干扰强、集成度高等特点。经过几十年的发展,SOI技术逐渐受到产业界的关注和重视,被广泛运用到无线通信、汽车电子、边缘计算、电源管理等领域。对SOI结构原理和制备技术进行了介绍,从发展历程、行业应用、生态建设等方面对RF-SOI和FD-SOI的产业化应用情况进行了研究和分析,并针对性地提出了当前SOI产业面临的主要风险和挑战。

摘要： 为探究ENSO事件对GNSSZTD(水汽)周期变化的影响及其相互关系,以河北省为例开展ENSO事件对GNSSZTD及其周期变化的影响研究.首先利用快速傅里叶变换方法筛选出南方涛动指数(SOI)与GNSS水汽的共同周期,再利用小波变换提取GNSS水汽与SOI共同周期所在的高频项,并将重构的高频项与SOI进行相关性分析.结果表明,SOI与GNSSZTD存在负相关性,由此推断ENSO事件与GNSS ZTD的周期变化存在一定关联.利用快速傅里叶变换方法分别提取ENSO事件和正常气候下GNSSZTD的变化周期,分析ENSO事件对GNSS ZTD周期变化的影响,结果表明,ENSO暖事件(厄尔尼诺事件)对GNSS ZTD的最长显著周期存在显著影响;ENSO冷事件(拉尼娜事件)对GNSS ZTD的最长显著周期影响较弱.

摘要： 当前ArcGIS Server平台服务器只能控制到用户是否有权限访问某些服务的级别,无法满足对地图服务中指定空间范围内要素的访问控制.为了解决该问题,基于ArcGIS Server平台服务器SOI扩展开发接口和OpenCV开源图像处理技术,提出了基于ArcGIS Server的要素级地图服务权限控制策略,并进行了技术实现.实验结果表明,通过该权限控制策略能加强地图服务权限的管理,细化地图服务权限控制到要素级粒度.

摘要： 空间静电放电效应(SESD)和单粒子效应(SEE)是卫星设备异常的两个重要原因,但难以精确判断航天应用中产生的故障是由何种效应所导致.以130 nm SOI工艺D触发器(D flip-flop)链为试验对象,利用静电放电发生器和脉冲激光试验装置,通过改变辐射源能量、测试模式、拓扑结构以及抗辐射加固结构等试验变量,试验研究SESD和SEE引起软错误的异同规律特征,其试验结果可为故障甄别及防护设计提供支撑.

摘要： 回顾了近年来课题组基于绝缘层上硅衬底(silicon-on-insulator,SOI)实现的一系列新型半导体器件成果。基于正反馈工作机制的零亚阈摆幅器件Z2-FET具有快速开关和栅控回滞特性,可用于高性能存储、静电保护和高灵敏度光电探测等领域。界面耦合光电探测器(interface coupled photodetector,ICPD)利用了SOI中的界面耦合效应,可大幅增强光响应度。进一步将其与SOI/MoS2混合维度光电探测器结合,ICPD展示出可调频谱的光电探测性能。基于双光栅效应实现的波长探测器,其输出电学信号只对波长而非光强敏感。原位光电子探测器(photoelectron in-situ sensing device,PISD)基于SOI的界面耦合和深耗尽效应工作原理,在衬底进行光电转换并可原位感应光电子,比传统的CMOS图像传感器(CMOS image sensor,CIS)具有更紧凑的结构。课题组研究针对SOI器件顶层硅和衬底的能带或电势调控,结合新原理和新材料,实现了SOI衬底在光电探测器件领域的系列创新。

摘要： 全耗尽绝缘体上硅(fully depleted silicon on insulator,FDSOI)晶体管,是一种在28 nm节点以下,有效解决短沟道效应(short channel effect,SCE)的技术方案。在器件性能上,FDSOI具备背偏压调制、低漏电、抗辐照、高截止频率等特点;在制造工艺上,FDSOI具有超薄顶层硅、埋氧层、翻转阱和抬升源漏等特殊模块;在应用终端上,FDSOI技术适合于当下新兴市场对于低功耗、射频通信以及低成本的需求。目前国外知名研发机构和企业,例如法国LETI、Soitec、STMicroelectronics、Global Foundries和IBM等,已经围绕以上课题开展了较多研究。对以上方面作了综述和分析,最后指出FDSOI技术是未来新兴应用市场的重要方向。

摘要： 无引线封装技术能够将采用SOI技术的MEMS压力传感器的工作温度提高到300°C以上,解决传统充油封装无法耐受高温的问题,然而,无引线封装亦对SOI压力敏感芯片结构提出新的挑战.为应对此问题,该文提出适用于无引线封装的压力敏感芯片总体结构,主要研究压敏电阻掺杂浓度选择、重掺杂引线盘和金属点电极、键合玻璃结构、硅玻键合静电密封环等内容.通过大面积重掺杂的引线盘及金属点电极的设计解决硅-玻璃在电路器件层的静电键合问题.在键合玻璃上设计通孔,其位置对应金属点电极,解决电极厚度对键合的影响问题,同时实现欧姆接触.设计静电密封环结构,解决压力敏感膜片及测量电路的密封问题.最后,研制适用于无引线封装的SOI压力敏感芯片样片,证明该文压力敏感芯片总体结构有效.

摘要： 高温压阻式压力传感器在军事和民用方面具有广阔的应用前景。当前，适于高温环境应用的压力传感器研究备受关注。本文概述了高温压力传感器国内外研究现状，重点介绍了SOI单晶硅高温压力传感器的相关研究工作，对研究工作中的问题和发展趋势进行了深入探讨。

摘要： 高温压阻式压力传感器在军事和民用方面具有广阔的应用前景。当前，适于高温环境应用的压力传感器研究备受关注。本文概述了高温压力传感器国内外研究现状，重点介绍了SOI单晶硅高温压力传感器的相关研究工作，对研究工作中的问题和发展趋势进行了深入探讨。

摘要： 高温压阻式压力传感器在军事和民用方面具有广阔的应用前景。当前，适于高温环境应用的压力传感器研究备受关注。本文概述了高温压力传感器国内外研究现状，重点介绍了SOI单晶硅高温压力传感器的相关研究工作，对研究工作中的问题和发展趋势进行了深入探讨。

摘要： 本文提出了一种的耐压技术——横向变厚度VLT技术，以及基于此技术的一种新耐压结构——阶梯漂移区SOI结构，并借助理论分析和二维器件仿真器MEDICI，深入研究了该结构的耐压机理。研究表明，阶梯漂移区结构可在提高击穿电压5～10％的同时，漂移区电阻大幅度降低48～52％，而且漂移区尺寸也可缩小10％。进一步研究表明，采用一阶或二阶阶梯漂移区即可达到接近线性漂移区的效果，同时具有工艺容差大、制造时无高温过程、工艺成本低等优点。

摘要： 本文提出了一种的耐压技术——横向变厚度VLT技术，以及基于此技术的一种新耐压结构——阶梯漂移区SOI结构，并借助理论分析和二维器件仿真器MEDICI，深入研究了该结构的耐压机理。研究表明，阶梯漂移区结构可在提高击穿电压5～10％的同时，漂移区电阻大幅度降低48～52％，而且漂移区尺寸也可缩小10％。进一步研究表明，采用一阶或二阶阶梯漂移区即可达到接近线性漂移区的效果，同时具有工艺容差大、制造时无高温过程、工艺成本低等优点。

摘要： 本文提出了一种的耐压技术——横向变厚度VLT技术，以及基于此技术的一种新耐压结构——阶梯漂移区SOI结构，并借助理论分析和二维器件仿真器MEDICI，深入研究了该结构的耐压机理。研究表明，阶梯漂移区结构可在提高击穿电压5～10％的同时，漂移区电阻大幅度降低48～52％，而且漂移区尺寸也可缩小10％。进一步研究表明，采用一阶或二阶阶梯漂移区即可达到接近线性漂移区的效果，同时具有工艺容差大、制造时无高温过程、工艺成本低等优点。

摘要： 本文提出了一种的耐压技术——横向变厚度VLT技术，以及基于此技术的一种新耐压结构——阶梯漂移区SOI结构，并借助理论分析和二维器件仿真器MEDICI，深入研究了该结构的耐压机理。研究表明，阶梯漂移区结构可在提高击穿电压5～10％的同时，漂移区电阻大幅度降低48～52％，而且漂移区尺寸也可缩小10％。进一步研究表明，采用一阶或二阶阶梯漂移区即可达到接近线性漂移区的效果，同时具有工艺容差大、制造时无高温过程、工艺成本低等优点。

摘要： 从理论上分析了当采用Ti 40nm+400°C Al 450nm作为SOI流程的金属膜层时，器件参数异常甚至失效的原因，并通过实验验证了理论分析的正确性。在对实验数据进行对比分析后，得出了作为SOI流程的金属膜层的最佳结构：Ti40nm+101TiN60nm+400°C Al 450nm。

摘要： 从理论上分析了当采用Ti 40nm+400°C Al 450nm作为SOI流程的金属膜层时，器件参数异常甚至失效的原因，并通过实验验证了理论分析的正确性。在对实验数据进行对比分析后，得出了作为SOI流程的金属膜层的最佳结构：Ti40nm+101TiN60nm+400°C Al 450nm。

摘要： 从理论上分析了当采用Ti 40nm+400°C Al 450nm作为SOI流程的金属膜层时，器件参数异常甚至失效的原因，并通过实验验证了理论分析的正确性。在对实验数据进行对比分析后，得出了作为SOI流程的金属膜层的最佳结构：Ti40nm+101TiN60nm+400°C Al 450nm。

摘要： 本发明公开了一种SOI压力传感器压敏电阻及其制作方法、SOI压力传感器，其制作方法包括以下步骤：制备注入缓冲保护层，制备注入阻挡层；P型掺杂，退火，形成P型重掺杂区；采用湿法刻蚀去除非P型重掺杂区，得到SOI压力传感器压敏电阻。本发明SOI压力传感器压敏电阻由上述方法制得。本发明SOI压力传感器包括P型重掺杂压阻，该P型重掺杂压阻为上述的SOI压力传感器压敏电阻。本发明SOI压力传感器压敏电阻的制作方法具有成本低廉、刻蚀精度高、一致性好、量产效率高、二次污染少等优点，制得的压敏电阻表面平直光滑，可广泛用作SOI压力传感器的压阻，有着很高的使用价值和良好的应用前景。

摘要： 一种用于制造适于制造SOI衬底的半导体晶片的方法，包括以下步骤：‑在半导体载体(1)的顶侧(2)上制造多晶半导体的第一层(4)；然后，‑在所述第一层(4)的顶侧(7)上形成界面区域(12)，所述界面区域(12)具有与所述第一层(4)的晶体结构不同的晶体结构；然后，‑在所述界面区域(12)上制造多晶半导体的第二层(14)。

摘要： 本申请实施例提供了一种SOI基底及其制造方法、一种具有隔离结构的SOI基底，所述方法包括：提供基底，所述基底包括衬底及形成于所述衬底上的绝缘层；对所述绝缘层进行刻蚀以在所述绝缘层中形成暴露所述衬底的第一沟槽；在所述绝缘层上沉积形成非晶材料层，所述非晶材料层通过所述第一沟槽与所述衬底接触；对所述非晶材料层进行激光退火处理，以使所述非晶材料层转化为外延层。本申请实施例提供的SOI基底的制造方法中，使用激光退火处理能够快速地使得非晶材料层转化为外延层，有效地降低热预算，且上述SOI基底的制造方法中，无需使用离子注入工艺，能够在简化制造工艺的同时降低制造成本。

摘要： 本发明公开从绝缘层上硅结构移除氧化物膜的方法。可在沉积外延硅增厚层之前，从SOI结构剥离所述氧化物。可通过朝向所述SOI结构的中心区域施配蚀刻溶液且向所述结构的边缘区域施配蚀刻溶液来移除所述氧化物膜。

摘要： 一种SOI衬底、SOI器件及其形成方法，所述SOI衬底包括：底部硅层；位于所述底部硅层上的埋入氧化层；位于所述埋入氧化层中的复合中心层；所述复合中心层的顶部表面与所述埋入氧化层的顶部表面齐平；位于所述埋入氧化层和所述复合中心层上的顶部硅层；所述顶部硅层具有有源区，所述有源区中后续形成有源漏掺杂区，所述复合中心层位于后续形成的源漏掺杂区的下方，所述复合中心层用于吸附后续形成的中性区中的电荷并导出。上述的方案，可以有效抑制浮体效应，提高所形成的SOI器件的性能。

摘要： 本发明公开了一种SOI晶圆及SOI晶圆中TSV的制作方法。所述制作方法包括：提供外延结构，所述外延结构包括依次叠设的衬底、绝缘层和外延层，在所述外延层表面的第一区域加工形成第一孔洞；在所述第一孔洞内设置与绝缘层材质相同的绝缘填充层；在所述第一区域内的第二区域加工形成第三孔洞；在所述第三孔洞的侧壁依次形成氧化层和扩散阻挡层；在所述第三孔洞内填充导电材料，除去部分所述衬底，以暴露所述导电材料，从而形成TSV通孔。本发明实施例提供的SOI晶圆的TSV制作方法，工艺简单，可兼容现有的硅制造工艺，能够非常方便的制造高质量的TSV通孔。

摘要： 本发明提供一种可在单晶硅基板上形成低缺陷、高结晶性、厚膜的SiC单晶膜的半导体基板的制造方法。所述半导体基板的制造方法为表面具有SiC单晶膜的半导体基板的制造方法，其包括：使碳附着于单晶硅基板的表面的工序；使附着了所述碳的所述单晶硅基板的表面碳化而形成SiC单晶底层膜的工序；在所述SiC单晶底层膜上形成非晶硅膜的工序；以所述SiC单晶底层膜为晶种，通过固相生长将所述非晶硅膜制成SiC单晶膜的工序。

摘要： 本发明涉及一种贴合SOI晶圆的制造方法，具有以下工序：使用电阻率100Ω·cm以上的单晶硅晶圆作为基底晶圆，在所述基底晶圆的贴合面侧形成底层绝缘膜；在所述底层绝缘膜的表面堆积多晶硅层；对所述多晶硅层的表面进行研磨；对研磨后的所述多晶硅层进行离子注入以将所述多晶硅层改性，而形成改性硅层；在所述接合晶圆的贴合面形成所述绝缘膜；经由所述绝缘膜将所述基底晶圆的所述改性硅层的表面与所述接合晶圆贴合；以及将经过贴合的所述接合晶圆薄膜化而形成SOI层。由此，能够提供谐波特性良好的贴合SOI晶圆。

摘要： 本发明涉及多层SOI衬底的制造方法及多层SOI衬底，所述多层SOI衬底的制造方法的特征在于，包括：(a)准备包括单晶硅衬底、形成于单晶硅衬底上的氧化层、形成于氧化层上多个第1绝缘图案及第1单晶硅外延层的SOI衬底的步骤；(b)在SOI衬底上形成绝缘层的步骤；(c)在绝缘层上形成多个第2绝缘图案及第2单晶硅外延层的步骤。

摘要： 本发明涉及一种SOI半导体结构，其具有构造在背侧上的衬底层以及构造在正侧上的第二导电类型的半导体层，其中，在衬底层与半导体层之间布置有绝缘层，在半导体层中构造有具有由单片的半导体本体组成的传感器区域的三维霍尔传感器结构，半导体本体从下侧延伸到正侧，其中，在上侧上构造有相互间隔开的至少三个第一金属连接接通部，并且在下侧构造有相互间隔开的至少三个第二金属连接接通部，其中，在垂直于正侧的投影中，第一连接接通部相对于第二连接接通部错位，每个第一连接接通部和每个第二连接接通部分别构造在第二导电类型的高掺杂连接区域上，第一连接接通部和第二连接接通部分别具有关于垂直于半导体本体的正侧的对称轴的三重旋转对称性。