RISC

摘要： 处理器设计自动化领域的领导者Codasip已启动其大学计划,以帮助下一代处理器工程师进行“面向差异化的设计(Design for Differentiation)”,并应对未来的技术挑战。该项目通过提供教学材料和作业,以及授予工业级Codasip RISC-V定制开发工具和CodAL高级综合语言的访问权限,丰富了研究生和本科生计算机工程课程的内容。

摘要： Imagination Technologies和晶心科技(Andes Technology)联合宣布:双方合作借助与RISC V兼容的Andes AX45处理器内核,成功测试和验证了IMG B系列图形处理器(GPU)。Andes AX45是一款64位高性能和可配置的超标量中央处理器(CPU)。此次验证合作为AR/VR、车载信息娱乐系统(IVI)、工业和物联网(IoT)产品领域的客户提供了一种经过验证的、完整的解决方案,并为后续的持续测试奠定了基础。

摘要： 为配合高性能RISC-V处理器昉·天枢Dubhe应用,赛昉科技日前发布了Perf性能分析工具。Perf是基于Linux的开源性能分析工具,提供对硬件事件、跟踪点、固件事件和动态探测的性能监控。通过Perf分析工具,用户可以使用可编程的硬件性能监控计数器监测预定义的硬件事件、预定义的硬件缓存事件和硬件原始事件的性能数据。Perf能针对硬件事件的每个任务、每个内核和每个工作负载的计数器进行采样。

摘要： 32及64位高效能、低功耗RISC-V处理器核心领导供货商、RISC V国际协会(RISC-V International)创始首席会员晶心科技及嵌入式开发软件和服务的全球领导者IAR Systems共同宣布:来自欧洲及亚洲的IC领导厂商已采用晶心科技RISC-V AndesCore车用CPU内核,以及IAR Systems已获得功能安全认证的RISC-V开发工具。

摘要： RISC-V验证解决方案的领导者Imperas Software Ltd.和领先的定制化RISC-V处理器半导体知识产权(IP)内核供应商Codasip联合宣布:Codasip已为其IP设计引入了Imperas参考设计和Imperas DV解决方案。Codasip已在处理器验证方面进行了巨大的投入,以提供业界最高质量的RISC-V处理器。Codasip在其DV测试平台中集成了Imperas黄金参考模型,以确保实现高效的验证流程并能够适应多样化且灵活的功能和选择项,同时可在未来内核产品的整个路线图上进行扩展,以实现对功能质量的严格保障。

摘要： 嵌入式开发软件工具和服务供应商IAR Systems,以及领先的定制化RISC-V处理器半导体知识产权(IP)内核供应商Coda-sip联合宣布:双方建立合作伙伴关系,携手支持其共同客户创建基于RISC-V的低功耗嵌入式应用。本发布之后,IAR Embed-ded Workbench for RISC-V 2.11版本现可支持Codasip的L30和L50处理器。L30和L50这两款处理器是Codasip提供的小型化、节能高效、低功耗嵌入式处理器内核,它们可完全进行定制,并能够适应项目的独特需求。

摘要： 引言整个电子行业似乎都被RISC-V冲昏了头脑,这是为什么?RISC-V是什么?如何能参与其中?只要稍加了解,你就会知道大众所说的RISC-V是一种新的处理器核,而且已经有一些采用RISC-V处理器技术的芯片上市了。你也许还会知道RISC-V是“免费和开放”的,这正是RISC-V有庞大“粉丝群”的主要原因。在本文中我们将从技术角度来认识RISC-V。

摘要： CPU架构对芯片产业、对数字技术基础的影响正继续增长,我国现存多种CPU架构并存的格局难以取得竞争优势。近年来,RISC-V架构为我国芯片发展提供了发展机遇,建议我国可适当聚焦RISC-V架构发展芯片产业,确立技术路线,组织和调动好开源社区,开源人才,进行相应的政策引导等,快速发展我国芯片产业和提高数字技术基础。

摘要： 业界新锐MCU厂商先楫半导体宣布2022年5月正式推出HPM6300系列,这是继去年11月发布全球性能最强RISC–V微控制器HPM6700/6400系列后,再添一款新力量——集高性能、高实时、低功耗,高性价比于一身的RISC-V通用微控制器。

摘要： 0引言本文摘自《开源处理器内部——RISC V简介》一书,其经过格式化和轻编辑,内容和页面布局达到Elektor期刊的标准。FPGA技术与(V)HDL的结合在电子专家中很受欢迎,RISC V为专业应用增加了开源途径。在本文中,我们测试了一些在Elektor的“Alchitry”系列的Lattice和Xilinx FPGA板上运行的示例应用程序的并行比较以及结果。

摘要： 本文设计了8位RISC微处理器IP核NBTrisc.NBTrisc具有取指、译码、执行和回写四级流水线,属于高速低功耗IP.本文利用NBTrisc和PS/2键盘接口IP模块完成了低功耗计算器系统设计,并在基于Xilinx公司Spartan-Ⅱ系列的XC2S200-6PQ208的FPGA芯片的开发板上得以实现.NBTrisc可以作为微SoC核心处理器继续扩展.

摘要： 星敏感器是一种以恒星为姿态参考源的光学姿态敏感器，具有测量精度高、应用范围广、利于实现长寿命等特点，在越来越多的空间任务中得以应用.本文简要介绍了国产APS星敏感器研制与测试。

摘要： 星敏感器是一种以恒星为姿态参考源的光学姿态敏感器，具有测量精度高、应用范围广、利于实现长寿命等特点，在越来越多的空间任务中得以应用.本文简要介绍了国产APS星敏感器研制与测试。

摘要： 星敏感器是一种以恒星为姿态参考源的光学姿态敏感器，具有测量精度高、应用范围广、利于实现长寿命等特点，在越来越多的空间任务中得以应用.本文简要介绍了国产APS星敏感器研制与测试。

摘要： 星敏感器是一种以恒星为姿态参考源的光学姿态敏感器，具有测量精度高、应用范围广、利于实现长寿命等特点，在越来越多的空间任务中得以应用.本文简要介绍了国产APS星敏感器研制与测试。

摘要： 基于ARM内核的32位嵌入式系统,目前已经占有75％以上的32位RISC嵌入式产品市场,在低功耗、低成本的嵌入式应用领域确立了市场领导地位.因此,有必要掌握基于ARM内核的嵌入式系统的开发.文中主要介绍基于S3C4510B的硬件系统的详细设计步骤、实现细节、硬件系统及软件系统的调试方法等,通过对S3C4510B的分析,能够对嵌入式系统开发有初步的了解.

摘要： 基于ARM内核的32位嵌入式系统,目前已经占有75％以上的32位RISC嵌入式产品市场,在低功耗、低成本的嵌入式应用领域确立了市场领导地位.因此,有必要掌握基于ARM内核的嵌入式系统的开发.文中主要介绍基于S3C4510B的硬件系统的详细设计步骤、实现细节、硬件系统及软件系统的调试方法等,通过对S3C4510B的分析,能够对嵌入式系统开发有初步的了解.

摘要： 基于ARM内核的32位嵌入式系统,目前已经占有75％以上的32位RISC嵌入式产品市场,在低功耗、低成本的嵌入式应用领域确立了市场领导地位.因此,有必要掌握基于ARM内核的嵌入式系统的开发.文中主要介绍基于S3C4510B的硬件系统的详细设计步骤、实现细节、硬件系统及软件系统的调试方法等,通过对S3C4510B的分析,能够对嵌入式系统开发有初步的了解.

摘要： 基于ARM内核的32位嵌入式系统,目前已经占有75％以上的32位RISC嵌入式产品市场,在低功耗、低成本的嵌入式应用领域确立了市场领导地位.因此,有必要掌握基于ARM内核的嵌入式系统的开发.文中主要介绍基于S3C4510B的硬件系统的详细设计步骤、实现细节、硬件系统及软件系统的调试方法等,通过对S3C4510B的分析,能够对嵌入式系统开发有初步的了解.

摘要： 基于ARM内核的32位嵌入式系统,目前已经占有75％以上的32位RISC嵌入式产品市场,在低功耗、低成本的嵌入式应用领域确立了市场领导地位.因此,有必要掌握基于ARM内核的嵌入式系统的开发.文中主要介绍基于S3C4510B的硬件系统的详细设计步骤、实现细节、硬件系统及软件系统的调试方法等,通过对S3C4510B的分析,能够对嵌入式系统开发有初步的了解.

摘要： 本发明公开一种RISC架构处理器的寄存器架构、寄存器组及RISC架构处理器，涉及处理器技术领域。所述寄存器架构包括：若干通用寄存器和若干特殊寄存器；其中：所述通用寄存器，用于提供给处理器根据通用寄存器的指令对所述通用寄存器执行通用的读写操作；所述特殊寄存器，用于提供处理器根据指定的指令对所述特殊寄存器执行条件判断、跳转类操作或运算类操作。从而可以减少处理器指令集条件判断/跳转类指令的种类，减少专用于处理标志位和超出位宽的计算结果的指令类型和数目，降低处理器硬件设计的实现难度和成本，提高处理器执行条件判断、跳转类操作或运算类操作的性能，降低此类操作的指令开销，同时不会明显降低处理器的性能。

摘要： 本发明公开一种RISC架构处理器的寄存器架构、寄存器组及RISC架构处理器，涉及处理器技术领域。所述寄存器架构包括：若干通用寄存器和若干特殊寄存器；其中：所述通用寄存器，用于提供给处理器根据通用寄存器的指令对所述通用寄存器执行通用的读写操作；所述特殊寄存器，用于提供处理器根据指定的指令对所述特殊寄存器执行条件判断、跳转类操作或运算类操作。从而可以减少处理器指令集条件判断/跳转类指令的种类，减少专用于处理标志位和超出位宽的计算结果的指令类型和数目，降低处理器硬件设计的实现难度和成本，提高处理器执行条件判断、跳转类操作或运算类操作的性能，降低此类操作的指令开销，同时不会明显降低处理器的性能。

摘要： 本发明公开了一种基于RISC‑V的IoT物联网硬件架构系统，基于RISC‑V指令集设计的处理器，更适合嵌入式IOT模组，加上RISC‑V处理器指令集设时候规避了兼容性的问题，所以处理设计中可以节省大量的电路，同时，利用对外部通信协议模块的加入，统一了IOT设备内部通信模块的耦合问题，能更好的兼容不同的通信协议模块，更好的根据业务场景对不同通信协议进行增加或者删减，大大的降低了后期的研发维护成本。

摘要： 本发明属于集成电路领域，具体涉及一种基于RISC‑V的AI计算异构系统。该系统主要包括：具有多种外设接口，用于发送自定义扩展指令的基于RISC‑V指令集的处理器；用于执行自定义扩展指令的NICE(Nuclei Instruction Co‑unit Extension，核指令协同单元扩展)协处理器模块；用于暂存参数的寄存器表模块；用于外部SRAM控制的SRAM控制器模块；包含仲裁模块和PE(Processing Elements，处理单元)计算单元，用于实现神经网络硬件加速计算的PE阵列计算模块。RISC‑V处理器通过NICE总线传输自定义扩展指令到NICE核协处理器，根据配置参数控制、调度PE阵列完成高效计算，大幅度减少了对存储空间的访问，降低功耗。同时该系统能够改变配置参数重构PE阵列，提升了通用性和灵活性。

摘要： 本发明提供了一种降低RISC‑V向量处理器访存延迟的方法、装置、设备及可读介质，该方法包括：修改RISC‑V向量处理器的编译器以增加预存储指令；响应于RISC‑V向量处理器中有数据进行存储，经由预存储指令判断待存储数据的类型；根据待存储数据的类型修改页表缓冲中的信息；响应于接收到数据存储指令，基于修改后的页表缓冲中的信息将待存储的数据存储到对应的位置。通过使用本发明的方案，能够极大的降低RISC‑V向量处理器访存延迟，能够提高RISC‑V向量处理器的性能。

摘要： 本发明涉及一种基于RISC‑V处理器的视频压缩卡的加速处理方法，属于视频压缩卡软件压缩研究技术领域。该方法执行如下步骤：1）采集到的图像信息；2）对图像信息完成AVS格式编码；3）利用RISC‑V处理器和协处理器交互完成对步骤2）中图像信息的zig‑zag扫描和游程编码；4）对步骤3）中完成zig‑zag扫描和游程编码的图像信息完成AVS格式熵编码；5）完成AVS视频压缩；协处理器通过协处理器指令参与完成RISC‑V处理器的执行、访存和写回功能。本发明利用RISC‑V本身具有易扩展指令的特性，在编译器层面生成特定的用于Zig‑zag扫描和游程编码的协处理器的指令，添加到传统的CPU指令。

摘要： 本发明公开了一种RISC‑V架构的多核神经网络处理器芯片，包括主控模组和并行计算集群。主控模组的核心为RISC‑V 64GC指令集处理器，负责运行操作系统、提供外围接口控制和电源管理。并行计算集群包括4个RISC‑V 32IMFC指令集处理器和一个卷积加速引擎，RISC‑V 32IMFC指令集处理器负责运行大规模并行向量计算，卷积加速引擎为自定义架构的运算单元矩阵，为卷积神经网络算法提供加速。本发明具有高运算能力，低功耗、高并行度的特点，能在合理的芯片面积内，实现功能较为复杂、网络规模较大且连接较为灵活的神经网络算法。

摘要： 本发明提供了一种应用于区块链网络的RISC‑V软硬件安全系统，涉及区块链技术领域，该方法包括：硬件安全设计模块：包括加解密子模块和安全子模块，提供区块链数据安全保护服务；软件安全设计模块：包括安全管理子模块和安全舱子模块，其中，安全管理子模块为安全舱子模块的底层模块，服务于安全舱子模块。本发明能够实现资源可配置，对安全内存和算力资源可根据应用的需求灵活配置；具有高安全性，灵活性，采用3级隔离措施，预置硬件防篡改的可信根，应对不同的安全要求，提供不同的实现方案，降低开发难度。

摘要： 本发明属于汇编函数库的自动化移植和汇编程序测试技术领域，特别涉及一种多指令集架构向RISC‑V指令集架构的寄存器映射方法及装置，该方法包括若源汇编指令是标量指令，则寄存器是标量寄存器，进行源指令集架构和RISC‑V指令集架构之间的标量寄存器映射；若源汇编指令是向量指令，则寄存器是向量寄存器或者混合寄存器；若寄存器是向量寄存器，进行源指令集架构和RISC‑V指令集架构之间的向量寄存器组映射；若寄存器是混合寄存器，则将标量寄存器提取出来进行源指令集架构和RISC‑V指令集架构之间的标量寄存器映射，剩余的为向量寄存器进行源指令集架构和RISC‑V指令集架构之间的向量寄存器组映射。本发明适用于多种指令集架构面向RISC‑V指令集架构的寄存器的自动映射。

摘要： 本发明公开了一种基于RISC‑V的电机控制内核及控制方法，包括RISC‑V内核，所述RISC‑V内核内设置电流环控制器、iPark坐标变换器、Park坐标变换器、Clarke坐标变换器、SVPWM空间矢量调制器、滑模观测器及锁相环；所述RISC‑V内核外设置主处理器CPU、三相逆变器及电机，所述主处理器CPU包括位置环控制器及速度环控制器。使用RISC‑V架构的电机专用内核不仅能解决现有电机软件控制算法频率受限的问题，同时还能避免其他内核架构中存在的扩展成本高和设计复杂的问题，使电机控制更加专门化和便捷化。