首页> 外国专利> Muting arrangement for AM synchronous detector using a PLL circuit

Muting arrangement for AM synchronous detector using a PLL circuit

机译:使用PLL电路的AM同步检波器的静音装置

摘要

The output voltage of an AM synchronous detector is compared with a reference potential level by a voltage comparator. A muting device connected with the output of the detector is controlled by a control circuit connected with the comparator. Through this control circuit, the detector output is immediately muted when the detector output level falls below the reference potential level, and the muting of the detector output is removed after a predetermined retardation when the detector output level exceeds the reference potential level.
机译:电压比较器将AM同步检测器的输出电压与参考电位进行比较。与检测器的输出连接的静音设备由与比较器连接的控制电路控制。通过该控制电路,当检测器输出水平低于参考电位水平时,检测器输出立即被静音,并且当检测器输出水平超过参考电位水平时,在预定的延迟之后去除检测器输出的静音。

著录项

  • 公开/公告号US4117406A

    专利类型

  • 公开/公告日1978-09-26

    原文格式PDF

  • 申请/专利权人 SANSUI ELECTRIC CO. LTD.;

    申请/专利号US19770782355

  • 发明设计人 SUSUMU TAKAHASHI;HIROSHI IIDA;

    申请日1977-03-29

  • 分类号H04B1/16;

  • 国家 US

  • 入库时间 2022-08-22 21:25:27

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号