首页> 外国专利> Test bit train generating circuit - applies bit trains to shift registers and applies them through delay circuits and amplifier to tested circuit

Test bit train generating circuit - applies bit trains to shift registers and applies them through delay circuits and amplifier to tested circuit

机译:测试位串生成电路-将位串应用于移位寄存器,并通过延迟电路和放大器将其应用于测试电路

摘要

The bit train is intended for testing of logic circuits. At least two bit trains can be fed in shift registers (2, 3). They are in cyclical operation switched over, and clock pulses of different frequencies can be applied to them. A delay circuit (4, 5) is connected to the output of each shift register (2, 3). Output signals of the shift registers (2, 3) are synchronously applied to the dealy circuits (4, 5) connected to the tested circuit (1) through amplifiers (12-18).
机译:该位序列用于测试逻辑电路。至少两个位列可以馈入移位寄存器(2、3)。它们处于周期性操作状态,可以将不同频率的时钟脉冲施加到它们上。延迟电路(4、5)连接到每个移位寄存器(2、3)的输出。移位寄存器(2、3)的输出信号通过放大器(12-18)被同步地施加到与被测电路(1)连接的交易电路(4、5)。

著录项

  • 公开/公告号DE2751850A1

    专利类型

  • 公开/公告日1979-05-23

    原文格式PDF

  • 申请/专利权人 LICENTIA PATENT-VERWALTUNGS-GMBH;

    申请/专利号DE19772751850

  • 发明设计人 MILLERGERHARDING.;GENZELWERNER;

    申请日1977-11-19

  • 分类号G01R31/28;

  • 国家 DE

  • 入库时间 2022-08-22 19:47:58

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号