首页> 外国专利> Data processing system having selective data save and address translation mechanism utilizing CPU idle period

Data processing system having selective data save and address translation mechanism utilizing CPU idle period

机译:具有利用CPU空闲时间的选择性数据保存和地址转换机制的数据处理系统

摘要

A main memory has a plurality of divided storage areas. A central processing unit saves data from each storage area of the main memory into an auxiliary memory during a normal operation of a computer system, and sets a flag corresponding to each storage area, from which the data is saved, in a state indicating the end of a save operation. In addition, when data stored in the main memory is updated, the central processing unit changes the flag into a state indicating an incomplete save state. When the computer system must be stopped, the central processing unit saves data, of the data stored in the main memory, only from a storage area for which the flag indicates an incomplete save state into the auxiliary memory, thereby shortening the time required for save processing.
机译:主存储器具有多个划分的存储区域。中央处理单元在计算机系统的正常操作期间将数据从主存储器的每个存储区域保存到辅助存储器中,并在指示结束的状态下设置与每个数据被保存的存储区域相对应的标志。保存操作。另外,当存储在主存储器中的数据被更新时,中央处理单元将标志改变为指示不完整保存状态的状态。当必须停止计算机系统时,中央处理单元仅将存储在主存储器中的数据中的标志指示存储状态不完全的存储区域中的数据保存到辅助存储器中,从而缩短了保存所需的时间。处理。

著录项

  • 公开/公告号US5420996A

    专利类型

  • 公开/公告日1995-05-30

    原文格式PDF

  • 申请/专利权人 KABUSHIKI KAISHA TOSHIBA;

    申请/专利号US19910691087

  • 发明设计人 KEIZO AOYAGI;

    申请日1991-04-25

  • 分类号G06F12/16;

  • 国家 US

  • 入库时间 2022-08-22 04:04:54

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号