首页> 外国专利> process for etching of the gate in mos technology using a hard mask on the basis of sion

process for etching of the gate in mos technology using a hard mask on the basis of sion

机译:Mos技术中使用基于sion的硬掩模蚀刻栅极的方法

摘要

A process for etching a gate conductor material in the fabrication of MOS transistors is presented. A hard mask layer composed of silicon oxynitride is formed upon a gate conductor layer. The hard mask layer is preferably patterned using a resin layer. The patterned hard mask layer is preferably used to form a patterned gate conductor. The gate conductor is preferably composed of polycrystalline silicon or a silicon-germanium alloy.
机译:提出了一种在制造MOS晶体管中蚀刻栅极导体材料的工艺。由氮氧化硅组成的硬掩模层形成在栅极导体层上。硬掩模层优选使用树脂层来图案化。图案化的硬掩模层优选用于形成图案化的栅极导体。栅极导体优选由多晶硅或硅锗合金构成。

著录项

  • 公开/公告号DE69715844D1

    专利类型

  • 公开/公告日2002-10-31

    原文格式PDF

  • 申请/专利权人 FRANCE TELECOM PARIS;

    申请/专利号DE19976015844T

  • 发明设计人 SCHIAVONE PATRICK;GAILLARD FREDERIC;

    申请日1997-06-09

  • 分类号H01L21/027;G03F7/09;H01L21/321;

  • 国家 DE

  • 入库时间 2022-08-22 00:24:52

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号