首页> 外国专利> Shared cache structure for temporal and non-temporal instructions

Shared cache structure for temporal and non-temporal instructions

机译:用于时间和非时间指令的共享缓存结构

摘要

A method and system for providing cache memory management. The system comprises a main memory, a processor coupled to the main memory, and at least one cache memory coupled to the processor for caching of data. The at least one cache memory has at least two cache ways, each comprising a plurality of sets. Each of the plurality of sets has a bit which indicates whether one of the at least two cache ways contains non-temporal data. The processor accesses data from one of the main memory or the at least one cache memory.
机译:提供高速缓存存储器管理的方法和系统。该系统包括主存储器,耦合到该主存储器的处理器以及耦合到该处理器以用于数据缓存的至少一个高速缓存存储器。至少一个高速缓存存储器具有至少两种高速缓存方式,每个高速缓存方式包括多个集合。多个集合中的每个集合具有指示至少两个高速缓存方式之一是否包含非时间数据的位。处理器从主存储器之一或至少一个高速缓冲存储器之一访问数据。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号