首页> 外国专利> METHODS OF CONVERTING AND/OR TRANSLATING A LAYOUT OR CIRCUIT SCHEMATIC OR NETLIST THEREOF TO A SIMULATION SCHEMATIC OR NETLIST, AND/OR OF SIMULATING FUNCTION(S) AND/OR PERFORMANCE CHARACTERISTIC(S) OF A CIRCUIT

METHODS OF CONVERTING AND/OR TRANSLATING A LAYOUT OR CIRCUIT SCHEMATIC OR NETLIST THEREOF TO A SIMULATION SCHEMATIC OR NETLIST, AND/OR OF SIMULATING FUNCTION(S) AND/OR PERFORMANCE CHARACTERISTIC(S) OF A CIRCUIT

机译:将布局或电路原理图或网表转换和/或转换为模拟原理图或网表,和/或电路的模拟功能和/或性能特征的方法

摘要

A method of converting or translating a layout or schematic netlist to a simulation netlist, comprising the steps of identifying net-shorting elements in the layout or schematic netlist and automatically replacing at least one such net-shorting element with an RC network to generate the simulation netlist.
机译:一种将布局或原理图网表转换或转换为仿真网表的方法,包括以下步骤:识别布局或原理图网表中的网短路元素,并用RC网络自动替换至少一个这样的网短路元素以生成仿真网表。

著录项

  • 公开/公告号US6507932B1

    专利类型

  • 公开/公告日2003-01-14

    原文格式PDF

  • 申请/专利权人 CYPRESS SEMICONDUCTOR CORP.;

    申请/专利号US19990347074

  • 发明设计人 GREG J. LANDRY;ALAN HAWSE;

    申请日1999-07-02

  • 分类号G06F175/00;

  • 国家 US

  • 入库时间 2022-08-22 00:05:59

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号