首页> 外国专利> Methods of fabricating a dielectric plug in mosfets to suppress short-channel effects

Methods of fabricating a dielectric plug in mosfets to suppress short-channel effects

机译:在MOSFET中制造电介质塞以抑制短沟道效应的方法

摘要

The invention provides a technique to fabricate a dielectric plug in a MOSFET. The dielectric plug is fabricated by forming an oxide layer over exposed source and drain regions in the substrate including a gate electrode stack. The formed oxide layer in the source and drain regions are then substantially removed to expose the substrate in the source and drain regions and to leave a portion of the oxide layer under the gate electrode stack to form the dielectric plug and a channel region between the source and drain regions.
机译:本发明提供了一种在MOSFET中制造电介质插头的技术。通过在包括栅电极叠层的衬底中的暴露的源极和漏极区域上方形成氧化物层来制造介电塞。然后,基本上去除在源极和漏极区域中形成的氧化物层,以暴露在源极和漏极区域中的衬底,并在栅电极堆叠下方留下一部分氧化物层,以在源极之间形成电介质塞和沟道区域。和排水区。

著录项

  • 公开/公告号US2003234422A1

    专利类型

  • 公开/公告日2003-12-25

    原文格式PDF

  • 申请/专利权人 MICRON TECHNOLOGY INC.;

    申请/专利号US20020175774

  • 发明设计人 ZHONGZE WANG;HONGMEI WANG;

    申请日2002-06-20

  • 分类号H01L27/108;H01L29/76;H01L31/062;H01L31/113;

  • 国家 US

  • 入库时间 2022-08-21 23:15:44

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号