首页> 外国专利> Circuit arrangement for clocked integration e.g. for digital signal processing, uses pattern recognition logic for ascertaining first and second locations of law-non-law and non-law-law transitions

Circuit arrangement for clocked integration e.g. for digital signal processing, uses pattern recognition logic for ascertaining first and second locations of law-non-law and non-law-law transitions

机译:用于时钟积分的电路装置用于数字信号处理,使用模式识别逻辑来确定法律-非法律和非法律过渡的第一和第二位置

摘要

A circuit arrangement (1) for clocked integration uses K clocked flip-flop devices (2-1...2-K) for temporary storage of the K bits, and pattern recognition logic (3) for determining a first location of a law-non-law transition and a second location for a non-law-law transition in the temporarily stored integration result and for output of both ascertained locations through a first thermometer-coded transition display signal (T1).
机译:用于时钟积分的电路装置(1)使用K个时钟触发器设备(2-1 ... 2-K)来临时存储K个位,并使用模式识别逻辑(3)确定定律的第一位置-非法过渡和用于临时存储的积分结果中的非法过渡的第二位置,以及用于通过第一温度计编码的过渡显示信号(T1)输出两个确定的位置的第二位置。

著录项

  • 公开/公告号DE102004038354B3

    专利类型

  • 公开/公告日2006-03-09

    原文格式PDF

  • 申请/专利权人 INFINEON TECHNOLOGIES AG;

    申请/专利号DE20041038354

  • 发明设计人 SCHAFFER BERNHARD;

    申请日2004-08-06

  • 分类号H03M3/00;H03M7/16;H03K5/00;

  • 国家 DE

  • 入库时间 2022-08-21 21:20:50

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号