首页> 外国专利> Logic integrated circuit, logic integrated circuit design method, and hardware description generation method for generating hardware operation description of logic integrated circuit

Logic integrated circuit, logic integrated circuit design method, and hardware description generation method for generating hardware operation description of logic integrated circuit

机译:用于生成逻辑集成电路的硬件操作描述的逻辑集成电路,逻辑集成电路设计方法和硬件描述生成方法

摘要

A functional block for verifying correct interface operation of any functional block is generated from interface description and installed on a LSI chip. To accomplish this, from the interface description, hardware description of a synthesizable interface checker is generated. Means for selecting interface functions to be checked is provided, thereby making it possible to reduce the overhead of circuits to be installed on the LSI.
机译:根据接口描述生成用于验证任何功能块的正确接口操作的功能块,并将其安装在LSI芯片上。为此,从接口描述中生成可综合的接口检查器的硬件描述。提供了用于选择要检查的接口功能的装置,从而使得可以减少要安装在LSI上的电路的开销。

著录项

  • 公开/公告号JP4078435B2

    专利类型

  • 公开/公告日2008-04-23

    原文格式PDF

  • 申请/专利权人 株式会社ルネサステクノロジ;

    申请/专利号JP20010170636

  • 发明设计人 伊藤 雅樹;

    申请日2001-06-06

  • 分类号H01L21/822;H01L27/04;G06F11/25;G06F17/50;H01L21/82;

  • 国家 JP

  • 入库时间 2022-08-21 20:18:15

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号