首页> 外国专利> FAILURE SIMULATION BASED ON SYSTEM LEVEL BOUNDARY SCAN ARCHITECTURE

FAILURE SIMULATION BASED ON SYSTEM LEVEL BOUNDARY SCAN ARCHITECTURE

机译:基于系统级边界扫描架构的故障仿真

摘要

A method and apparatus for reducing cost for the backplane and system test and for speeding up the time to market of a new product is disclosed. A failure simulation based on system level Boundary Scan architecture allows the use of an already available test infrastructure.
机译:公开了一种用于减少背板和系统测试的成本以及用于加速新产品的上市时间的方法和设备。基于系统级边界扫描体系结构的故障模拟允许使用已经可用的测试基础结构。

著录项

  • 公开/公告号US2008104465A1

    专利类型

  • 公开/公告日2008-05-01

    原文格式PDF

  • 申请/专利权人 HANS-RUDOLF DORIS;THOMAS LEHNER;

    申请/专利号US20060553159

  • 发明设计人 HANS-RUDOLF DORIS;THOMAS LEHNER;

    申请日2006-10-26

  • 分类号G01R31/28;

  • 国家 US

  • 入库时间 2022-08-21 20:12:46

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号