要解决的问题:提供一种沟槽型MOSFET,当MOSFET a处于截止状态时,该晶体管提供更高的单元封装密度和更低的导通电阻,同时保持可接受的泄漏电流水平。
解决方案:在沟槽门控功率MOSFET中,在相邻沟槽之间的台面内形成主体区107,主体区107具有掺杂浓度,使得主体区107在漏极电压下未完全耗尽。建立台面的宽度以及主体区域107和掺杂有与主体区域的导电类型相同的导电类型的材料的栅极103的掺杂浓度,使得主体区域通过源极-漏极的组合效应而被完全耗尽。体和排水体的连接点和闸门。结果,可以消除传统的源极-本体短路,在MOSFET处于关断状态时提供更高的单元封装密度和更低的导通电阻,同时保持可接受的泄漏电流水平。
版权:(C)2009,日本特许厅&INPIT
公开/公告号JP2009060136A
专利类型
公开/公告日2009-03-19
原文格式PDF
申请/专利权人 SILICONIX INC;
申请/专利号JP20080289444
申请日2008-11-12
分类号H01L29/78;H01L27/04;
国家 JP
入库时间 2022-08-21 19:44:45