首页> 外国专利> SlAVE QDR2 COMPLIANT COPROCESSOR

SlAVE QDR2 COMPLIANT COPROCESSOR

机译:从QDR2兼容共处理器

摘要

the data is provided in the re- synchronization circuit for synchronizing the input clock to the output clock . The first transparent latch receives data synchronized to an input clock . The second transparent latch receives data from the first transparent latch , depending on the delayed output clock is the output clock delayed by an insertion delay and outputs the data . Synchronizes the data to the output latch receives data from the second transparent latch and an output clock .
机译:数据被提供在再同步电路中,以使输入时钟与输出时钟同步。第一透明锁存器接收与输入时钟同步的数据。第二个透明锁存器从第一个透明锁存器接收数据,取决于延迟的输出时钟是被插入延迟延迟的输出时钟并输出数据。将数据同步到输出锁存器,从第二透明锁存器接收数据并输出时钟。

著录项

  • 公开/公告号KR101014440B1

    专利类型

  • 公开/公告日2011-02-14

    原文格式PDF

  • 申请/专利权人

    申请/专利号KR20057011442

  • 申请日2003-12-17

  • 分类号G06F1/10;G06F9/38;

  • 国家 KR

  • 入库时间 2022-08-21 17:50:37

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号