首页> 外国专利> System for the connection of debugger to the device through USB connector

System for the connection of debugger to the device through USB connector

机译:通过USB连接器将调试器连接到设备的系统

摘要

system for connecting debuggera device via interface connector, positive supply voltage (vbus) connector, usb bus (usb) is attached to one terminal of rezystora first (r1), the second clamp is attached to one terminal of the second rezystora (r2) and the base of transistor (t), whose emitter is attached to the positive supply terminal (vcc)accompanied by the second clamp rezystora second (r2). the collector of a transistor (t) is attached to one terminal of rezystora third (r3), and inputs control analogue multiplexers first (u1) and the second (u2). the second clamp rezystora third (r3) is attached to the weight (gnd), to which is attached a weight also usb connectors (usb).the first line data (d -) connector, usb (usb) is coupled to a first input przeu0142u0105czanego multipleksera (u1) and the second line data (d +) connector, usb (usb) is coupled to a second input przeu0142u0105czanego multipleksera (u2).solution the first (1) multipleksera first (u1) is annexed to the data input (dbg _ date) debuggera interface processor (cpu), and a second (2) is attached to the first entry (usbd -) block usb main processor (cpu).solution the first (1) multipleksera second (u2) is annexed to the input clock (clk dbg _) interface debuggera central processing unit (cpu), and exit the second (2) is attached to the second input (usbd +) block the usb processor (cpu).
机译:通过接口连接器连接调试器设备的系统,正电源电压(vbus)连接器,usb总线(usb)连接到rezystora first(r1)的一个端子,第二个夹具连接到第二rezystora(r2)的一个端子和晶体管(t)的基极,其发射极连接到第二钳位Rezystora Second(r2)伴随的正电源端子(vcc)。晶体管(t)的集电极附接到第三rezystora(r3)的一个端子,并且输入控制模拟多路复用器第一(u1)和第二控制多路复用器(u2)。第二个夹具rezystora第三(r3)连接到砝码(gnd),一个砝码也连接到usb连接器(usb)。第一行数据(d-)连接器usb(usb)耦合到第一输入prze u0142 u0105czanego multipleksera(u1)和第二行数据(d +)连接器usb(usb)耦合到第二个输入prze u0142 u0105czanego Multipleksera(u2)。 )附加到数据输入(dbg_date)debuggera接口处理器(cpu)上,第二(2)附加到第一个条目(usbd-)块USB主处理器(cpu)。解决方案第一(1)个multiksera第二个(u2)附加到输入时钟(clk dbg _)接口debuggera中央处理单元(cpu),并退出第二个(2)附加到第二个输入(usbd +)的usb处理器(cpu)。

著录项

  • 公开/公告号PL223867B1

    专利类型

  • 公开/公告日2016-11-30

    原文格式PDF

  • 申请/专利权人 INSTYTUT TELE- I RADIOTECHNICZNY;

    申请/专利号PL20130406312

  • 发明设计人 WITOLD KARDYŚ;

    申请日2013-11-29

  • 分类号G06F11/00;G06F11/36;G06F13/00;G06F13/38;G06F13/42;G06F3/00;

  • 国家 PL

  • 入库时间 2022-08-21 13:37:11

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号