首页> 外国专利> ATOMIC LAYER DEPOSITION AND PHYSICAL VAPOR DEPOSITION BILAYER FOR ADDITIVE PATTERNING

ATOMIC LAYER DEPOSITION AND PHYSICAL VAPOR DEPOSITION BILAYER FOR ADDITIVE PATTERNING

机译:原子层和物理气相沉积双分子层

摘要

A method for manufacturing a semiconductor device includes forming a memory element in a dielectric layer. A first conductive layer is deposited on the dielectric layer and the memory element by atomic layer deposition, and a second conductive layer is deposited on the first conductive layer by physical vapor deposition. In the method, the first and second conductive layers are patterned into an electrode on the memory element.
机译:制造半导体器件的方法包括在介电层中形成存储元件。通过原子层沉积在电介质层和存储元件上沉积第一导电层,并且通过物理气相沉积在第一导电层上沉积第二导电层。在该方法中,将第一导电层和第二导电层图案化为存储元件上的电极。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号